一、测试基础理论：故障模型与可测试性设计
各位工程师朋友，大家好。我是老张，在芯片测试这行摸爬滚打了十几年。今天咱们聊聊测试的基础理论。说实话，很多人觉得理论枯燥，但我要告诉你——不懂故障模型，你连测试向量怎么写都不知道；不懂DFT，你流片回来可能连测都测不了。
好，咱们直接进入正题。
1.1 故障模型：芯片为什么会坏？
芯片制造出来，总会有坏的。但坏的方式千奇百怪，我们得先给它们分个类。这就是故障模型存在的意义。
1.1.1 Stuck-at 故障（固定故障）
这是最经典的模型。说白了，就是某个节点卡死在逻辑0或逻辑1，怎么都拉不回来。
举个例子：
- Stuck-at-0 (SA0)：信号线永远输出0
- Stuck-at-1 (SA1)：信号线永远输出1
我在项目中遇到过一件事：有个芯片的复位信号出现了SA0故障，结果整个芯片一上电就卡在复位状态，根本跑不起来。查了半天，发现是制造过程中金属桥接导致的。
核心要点：Stuck-at模型假设故障是永久性的。测试时，我们只需要施加一组向量，让故障点的正常值和故障值产生差异，然后传到输出端即可。
1.1.2 Transition 故障（跳变故障）
这个比Stuck-at复杂一点。它指的是信号从0变1（上升沿）或从1变0（下降沿）时，速度太慢，导致在规定时间内没完成跳变。
为什么会这样？说白了就是晶体管的驱动能力不够，或者负载电容太大。
测试方法：
- 先施加一个初始向量，让节点稳定在某个值
- 再施加一个跳变向量，触发跳变
- 在下一个时钟沿采样，看结果对不对
避坑指南：我曾经吃过一次亏——只做了Stuck-at测试，没做Transition测试。结果芯片在低频下跑得好好的，一上高频就出错。后来才知道，是某个关键路径的Transition故障导致的。从那以后，我每次测试都会把Transition覆盖率加进去。
1.1.3 Bridging 故障（桥接故障）
这个模型模拟的是两条信号线意外短路。可能是金属桥接，也可能是栅氧化层击穿。
桥接故障有两种：
- Wired-AND：两条线短路后，输出是两者的与逻辑
- Wired-OR：两条线短路后，输出是两者的或逻辑
你想想看，如果一条数据线和一条时钟线桥接了，那后果有多严重？整个时序都乱套了。
1.2 可测试性设计（DFT）简介
DFT，说白了就是在设计阶段就为测试铺好路。别等到芯片做出来了，才发现没法测，那就晚了。
我个人习惯把DFT分成三大块：
| DFT技术 | 作用 | 我常用的场景 |
|---|---|---|
| 扫描链（Scan Chain） | 把寄存器连成链，方便串行输入/输出测试数据 | 逻辑测试，覆盖率可达95%以上 |
| 边界扫描（Boundary Scan） | 在芯片I/O口加测试单元，支持板级测试 | JTAG调试、板级互联测试 |
| 内建自测试（BIST） | 芯片内部自己产生测试向量，自己判断结果 | 存储器测试、高速接口测试 |
扫描链的原理：
正常模式下，寄存器各司其职。测试模式下，所有寄存器首尾相连，形成一条大链。测试数据从链头串行输入，跑几个时钟周期后，从链尾串行输出。对比输入和输出，就知道芯片有没有故障。
注意：扫描链会增加芯片面积（大约5%-10%），也会影响时序。所以DFT工程师和设计工程师经常要吵架——我建议你们早点沟通，别等到后端才想起来加扫描链。
1.3 测试覆盖率
覆盖率，就是衡量测试充分性的指标。你测了多少？还有多少没测到？
常见的覆盖率指标：
- Stuck-at覆盖率：测了多少个Stuck-at故障点
- Transition覆盖率：测了多少个跳变故障
- 桥接覆盖率：测了多少个可能的桥接点
- 动态覆盖率：功能测试中，代码或状态机跑了多少
我记得有一次，ATE测试报告显示Stuck-at覆盖率99.5%，但芯片还是出了问题。后来一查，是Transition覆盖率只有70%。所以，别只看一个指标，要综合看。
我的经验：对于消费类芯片，Stuck-at覆盖率做到95%以上，Transition做到85%以上，基本就够用了。但如果是车规级芯片，那得往99%以上冲。
1.4 本章知识体系图
下面这张图，帮你理清本章的核心逻辑：
嗯，这张图把本章的核心逻辑串起来了。故障模型是基础，DFT是手段，覆盖率是标尺。三者缺一不可。
1.5 小结
这一章我们聊了三个核心概念：
- 故障模型：Stuck-at、Transition、Bridging，每种都有它的应用场景
- DFT：扫描链、边界扫描、BIST，设计阶段就要考虑
- 覆盖率：别只看一个指标，要综合评估
我个人觉得，测试理论这东西，光看书没用。你得亲手跑一遍仿真，亲手写几组测试向量，才能真正理解。下一章咱们会深入ATE测试流程，到时候我会拿实际案例来讲。