FPGA基础与架构：从逻辑单元到启动流程
各位同学，欢迎来到硬件安全与FPGA逆向实战的第一章。我是你们这趟旅程的向导，一个在FPGA堆里摸爬滚打多年的工程师。今天咱们不聊虚的，直接切入正题——FPGA到底是个什么东西？它的骨头架子是怎么搭的？
很多人觉得FPGA很神秘，其实说白了，它就是一块可以让你随心所欲改变内部电路的芯片。你买回来的CPU，电路是固定的，你只能写软件去调用它。但FPGA不一样，你可以把它的内部逻辑“烧录”成任何你想要的数字电路。嗯，这就是它最迷人的地方。
核心思想： FPGA = 可编程的硬件。你写的Verilog/VHDL代码，最终会变成实实在在的物理电路。
FPGA的基本结构：五虎上将
一个典型的FPGA芯片内部，主要由五大块构成。我习惯把它们叫做“五虎上将”。你想想看，没有它们，FPGA啥也干不了。
- LUT（查找表）：这是FPGA最基础的逻辑单元。说白了，它就是一个可以自定义功能的小型存储器。你输入几个信号，它根据你预先存好的真值表，输出一个结果。一个4输入的LUT，可以模拟任何4输入的逻辑门组合。我在项目中遇到过用LUT实现复杂状态机的情况，那真是把LUT的潜力压榨到了极致。
- FF（触发器）：这是用来存储状态的。LUT负责组合逻辑，FF负责时序逻辑。它们俩就像一对搭档，一个负责算，一个负责记。没有FF，你就没法做计数器、状态机这些需要“记忆”的电路。
- BRAM（块RAM）：这是FPGA内部的小型存储器。当你需要缓存数据、做FIFO（先进先出队列）或者存储查找表时，BRAM就派上用场了。它的速度极快，但容量有限。我记得有一次做图像处理，数据量太大，BRAM不够用，最后只能外挂DDR，那叫一个折腾。
- DSP（数字信号处理单元）：这是专门用来做乘法、加法、乘累加运算的硬核模块。如果你要做滤波器、FFT（快速傅里叶变换）或者神经网络加速，DSP是你的最佳选择。用LUT搭乘法器？那效率低得吓人，而且浪费资源。
- IO（输入输出单元）：这是FPGA与外界沟通的桥梁。它负责处理各种电平标准（比如LVCMOS、LVDS、SSTL），并管理信号的输入输出延迟。搞逆向工程时，IO口的配置往往是突破口。
个人经验： 我刚开始学FPGA时，总想把所有逻辑都用LUT搭出来，结果资源爆了，时序也跑不过。后来才明白，用对资源比用多资源更重要。能用DSP就别用LUT，能用BRAM就别用寄存器。
主流FPGA厂商架构对比：三足鼎立
目前市场上，FPGA主要被三家巨头垄断：Xilinx（现在叫AMD）、Intel（原Altera）和Lattice。它们的架构各有千秋，我简单给你对比一下。
| 特性 | Xilinx (AMD) | Intel (Altera) | Lattice |
|---|---|---|---|
| LUT结构 | 6输入LUT（主流） | 自适应LUT（ALM，可拆成两个5输入LUT） | 4输入或6输入LUT（视系列而定） |
| 互联架构 | 岛式架构，布线资源丰富 | 行列式架构，布线相对规整 | 较为简单，适合低功耗 |
| DSP特点 | DSP48E2，支持25x18乘法 | 可变精度DSP，支持硬核浮点 | DSP块较小，适合简单运算 |
| BRAM特点 | Block RAM，支持真双口 | M20K，支持混合宽度 | 嵌入式块RAM，容量较小 |
| 典型应用 | 高性能计算、通信、AI | 工业、汽车、原型验证 | 消费电子、IoT、桥接 |
为什么会这样？说白了，Xilinx追求极致性能，它的LUT输入多，布线资源复杂，适合做大而复杂的逻辑。Intel则更注重平衡，它的ALM结构灵活，可以在面积和性能之间做权衡。Lattice则剑走偏锋，专注于低功耗和小封装，在物联网和移动设备里很常见。
我个人习惯在做逆向时，先看芯片的型号。如果是Xilinx的7系列或UltraScale，那它的配置位流（bitstream）加密方式通常比较复杂。如果是Lattice的ICE系列，那破解难度相对低一些。嗯，这里要注意，不同厂商的位流格式完全不同，逆向工具也得跟着换。
FPGA的配置与启动流程：从掉电到运行
FPGA是SRAM（静态随机存取存储器）工艺的，这意味着它一掉电，内部配置就全丢了。所以每次上电，它都需要从外部存储器（比如Flash、SPI存储器）或者通过JTAG（联合测试行动组）接口重新加载配置数据。这个过程，我们叫它“配置”或“启动”。
典型的启动流程分为三步：
- 清除配置存储器：上电后，FPGA内部的所有配置SRAM会被清零。这时候，所有IO都处于高阻态，芯片啥也不干。
- 加载配置数据：FPGA根据配置模式引脚（M[2:0]）的设置，从指定的源（比如SPI Flash、BPI Flash、JTAG）读取位流文件。这个过程是串行的，数据一位一位地写入内部配置寄存器。
- 启动序列：配置数据加载完成后，FPGA会释放全局复位信号，然后依次启动各个功能块。最后，IO开始按照你的设计工作，芯片正式进入用户模式。
避坑指南： 我曾经在一个项目里，因为配置模式引脚没拉对，导致FPGA死活加载不了程序。查了两天，最后发现是M2引脚虚焊了。所以，硬件设计时，一定要把配置模式引脚用电阻固定好，别悬空。
这里我画了一张图，帮你直观理解整个启动流程：
你看，整个过程并不复杂。但这里有个关键点：配置数据（位流）是FPGA的“灵魂”。如果位流被非法读取或篡改，你的设计就完全暴露了。这也是我们这门课的核心——如何保护位流，以及如何逆向分析位流。
小技巧： 在做安全设计时，我建议你务必使能位流加密。Xilinx的AES-256加密，Intel的AES-128加密，都能有效防止别人直接读取你的配置数据。当然，加密不是万能的，但至少能挡住90%的脚本小子。
好了，这一章的内容就到这里。FPGA的基本结构、厂商差异和启动流程，是后续所有逆向分析的基础。你把这些搞懂了，后面学起来就会轻松很多。
公众号:蓝海资料掘金营，微信deep3321