第1章：RISC-V指令集架构（ISA）精讲：RV32I基础指令集、指令格式与寄存器约定
各位同学，欢迎来到RISC-V实战的第一站。指令集架构，说白了就是处理器和软件之间的「沟通协议」。你写的C代码、汇编代码，最终都要翻译成这些指令，CPU才能理解。今天我们就来拆解RV32I——RISC-V最基础的整数指令集。
1.1 为什么是RV32I？
RV32I是RISC-V的「最小公倍数」。它只包含40多条指令，但足以支撑一个完整的操作系统。我刚开始接触RISC-V时也觉得指令太少，后来发现——少即是多。指令少，硬件实现就简单，编译器优化空间反而更大。
核心特点：
- 固定32位指令长度（简化取指和译码）
- 32个通用寄存器（x0-x31）
- 支持32位地址空间
- 所有指令都是32位编码
你想想看，ARM有Thumb、Thumb-2，x86有变长指令，译码器复杂得要命。RISC-V直接一刀切——所有指令32位，译码器简单到令人发指。我在一个FPGA项目里用RV32I做控制器，译码逻辑只占了不到200个LUT，这在ARM上根本不敢想。
1.2 指令格式：六种基本类型
RISC-V的指令格式非常规整。一共就6种：R型、I型、S型、U型、B型、J型。每种格式的字段位置是固定的，这意味着译码器可以并行提取所有字段，不需要像x86那样逐字节解析。
| 格式 | 用途 | 典型指令 |
|---|---|---|
| R型 | 寄存器-寄存器操作 | ADD, SUB, AND, OR |
| I型 | 立即数/加载 | ADDI, LW, JALR |
| S型 | 存储 | SW, SB, SH |
| U型 | 高位立即数 | LUI, AUIPC |
| B型 | 条件分支 | BEQ, BNE, BLT |
| J型 | 无条件跳转 | JAL |
嗯，这里要注意：B型和S型的立即数编码是「打散」的。为什么？为了保持所有指令的rs1和rs2字段位置固定。这样译码器可以统一提取源寄存器地址，不用管指令类型。这个设计细节，我在写Verilog译码器时深有体会——少了很多case分支。
1.3 寄存器约定：谁该干什么
RV32I有32个通用寄存器，每个都是32位宽。但硬件上只有x0是特殊的——它永远读回0。其他寄存器在硬件层面完全平等。那「分工」从哪来？来自软件约定（ABI）。
我的习惯：写汇编时，先把寄存器用途表打印出来贴在显示器上。别笑，我见过老工程师因为用错保存寄存器，debug了一整天才发现是函数调用时寄存器被覆盖了。
| 寄存器 | ABI名称 | 用途 | 调用者保存？ |
|---|---|---|---|
| x0 | zero | 硬连线0 | - |
| x1 | ra | 返回地址 | 否（被调用者保存） |
| x2 | sp | 栈指针 | 否 |
| x3 | gp | 全局指针 | - |
| x4 | tp | 线程指针 | - |
| x5-x7 | t0-t2 | 临时寄存器 | 是 |
| x8 | s0/fp | 保存寄存器/帧指针 | 否 |
| x9 | s1 | 保存寄存器 | 否 |
| x10-x17 | a0-a7 | 函数参数/返回值 | 是 |
| x18-x27 | s2-s11 | 保存寄存器 | 否 |
| x28-x31 | t3-t6 | 临时寄存器 | 是 |
避坑指南：我曾经在写RTOS上下文切换时，忘了保存x1（ra）寄存器。结果任务切换后，返回地址全乱了。记住：ra是调用者还是被调用者保存？看表格——ra是被调用者保存的。也就是说，如果你在子函数里调用了另一个函数，必须先保存ra。
1.4 核心指令速览
RV32I的指令可以分成几类。我挑几个重点说说：
- 算术运算：ADD、SUB、ADDI。注意没有SUBI，因为可以用ADDI加负数实现。
- 逻辑运算：AND、OR、XOR、ANDI、ORI、XORI。嗯，这里有个坑——ANDI的立即数是12位有符号数，符号扩展后再与。我见过有人用ANDI想清零高位，结果符号位把高位全置1了。
- 移位：SLL、SRL、SRA。算术右移（SRA）和逻辑右移（SRL）的区别，说白了就是符号位要不要复制。
- 比较：SLT、SLTU。设置小于，常用于实现if语句。
- 内存访问：LW、SW、LB、LBU、SB、LH、LHU、SH。注意RISC-V是little-endian，低地址存低位字节。
- 控制流：BEQ、BNE、BLT、BGE、BLTU、BGEU、JAL、JALR。B型指令的跳转范围是±4KB，JAL是±1MB。
一个例子：实现 if (a < b) { c = d + e; }
# 假设 a在x10, b在x11, d在x12, e在x13
slt t0, x10, x11 # t0 = (a < b) ? 1 : 0
beq t0, x0, skip # 如果t0==0，跳过
add x14, x12, x13 # c = d + e
skip:
# 继续执行1.5 立即数编码：没那么简单
RISC-V的立即数编码有点「反直觉」。I型指令的立即数是12位，放在指令的高位。但U型指令的20位立即数放在高位，低12位补0。为什么这么设计？为了简化硬件——立即数的高位和低位在指令中的位置是固定的，译码器只需要拼接即可。
举个例子：LUI x5, 0x12345 加载的是0x12345000，而不是0x00012345。我第一次用LUI时也犯过这个错，以为加载的就是立即数本身。其实LUI是「Load Upper Immediate」，加载到高20位。
1.6 伪指令：偷懒的艺术
RV32I没有专门的NOP指令、MOV指令、NOT指令。但汇编器提供了伪指令，自动翻译成真实指令：
- NOP → ADDI x0, x0, 0
- MV rd, rs → ADDI rd, rs, 0
- NOT rd, rs → XORI rd, rs, -1
- LI rd, imm → 根据立即数大小，翻译成LUI+ADDI组合
我个人建议：写汇编时尽量用伪指令，代码可读性高。但做硬件仿真时，一定要看反汇编后的真实指令，否则你可能不知道硬件到底在执行什么。
1.7 本章知识体系
下面这张图总结了RV32I的核心结构。我画这张图时，特意把指令格式、寄存器约定、指令分类放在一起，方便你对照理解。
好了，RV32I的基础就讲到这里。记住：指令格式是骨架，寄存器约定是规矩，指令分类是血肉。三者结合起来，你就能读懂任何一段RISC-V汇编代码。下一章我们会用Verilog实现一个最简单的译码器，到时候你会更深刻地理解这些格式为什么这么设计。