1. 存储层次概述：为什么需要存储层次？从SRAM到DRAM到硬盘的延迟与容量对比

大家好，我是你们的CPU架构设计讲师。今天咱们聊聊存储层次——这个所有硬件工程师都绕不开的话题。

说实话，我刚入行那会儿，觉得存储嘛，不就是内存和硬盘吗？直到我第一次参与一个高性能CPU项目，才发现事情远没那么简单。当时我们设计的处理器，理论上能跑到2GHz，结果一跑实际程序，性能直接腰斩。查来查去，问题出在——CPU在等数据。它太快了，存储跟不上。

这就引出了核心问题：为什么我们需要存储层次？

1.1 速度鸿沟：CPU与存储的“代差”

你想想看，一个现代CPU的主频在2-4GHz，一个时钟周期只有0.25-0.5纳秒。而访问一次主存（DRAM）需要几十纳秒。这中间的差距有多大？

我给大家算笔账：

• CPU执行一条指令：约0.3-0.5ns
• 访问L1 Cache：约0.5-1ns
• 访问L2 Cache：约3-7ns
• 访问主存（DRAM）：约50-100ns
• 访问SSD：约10-100μs（微秒！）
• 访问机械硬盘：约5-10ms（毫秒！）

看到了吗？从CPU到硬盘，延迟差了整整七个数量级。如果CPU每次都要等硬盘，那它大部分时间都在“发呆”。

1.2 容量与速度的“不可能三角”

为什么我们不直接用SRAM做内存？SRAM多快啊，1ns就能访问。原因很简单：贵，而且密度低。

我给大家列个对比表，一目了然：

存储类型	典型访问延迟	典型容量	每GB成本（约）	特点
SRAM（静态随机存取存储器）	0.5-1ns	几MB到几十MB	~5000元	极快，但晶体管多（6T/bit），面积大
DRAM（动态随机存取存储器）	50-100ns	几GB到几百GB	~50元	较快，但需要刷新，密度高
NAND Flash（SSD）	10-100μs	几百GB到几TB	~1元	非易失，速度中等
机械硬盘（HDD）	5-10ms	几TB到几十TB	~0.1元	容量大，但机械运动，慢

嗯，这里要注意：速度越快，每GB成本越高，容量就越小。这就是存储的“不可能三角”。

我个人习惯把这个关系叫做“存储金字塔”。越往上，速度越快、容量越小、成本越高；越往下，速度越慢、容量越大、成本越低。

1.3 存储层次如何工作？——局部性原理

存储层次能工作的前提，是程序具有局部性。说白了就是：

• 时间局部性：刚用过的数据，很可能马上再用。比如循环里的变量。
• 空间局部性：刚用过的数据附近的数据，很可能接下来要用。比如数组遍历。

我在项目中遇到过这样一个案例：一个图像处理算法，原本处理一帧需要200ms。我们分析后发现，它每次处理像素时都随机访问一个查找表，导致Cache命中率只有30%。后来我们把查找表按访问顺序重新排列，命中率提升到95%以上，处理时间直接降到40ms。

这就是局部性的威力。

1.4 存储层次的核心思想：用Cache“欺骗”CPU

存储层次的基本思路是这样的：

1. CPU优先访问最快、最小的存储（L1 Cache）
2. 如果没命中（Cache Miss），再去下一级找（L2、L3、主存）
3. 找到后，把数据复制到上一级，下次访问就快了

这就像你办公桌上放常用工具，抽屉里放不常用的，仓库里放备用的。你不会把整个仓库搬桌上，但你会把今天要用的工具放在手边。

1.5 一张图看懂存储层次

下面我用一张SVG图来展示存储层次的核心结构：

1.6 实际设计中的权衡

讲到这里，你可能会问：那是不是Cache越大越好？

不一定。我给大家说个真实案例：

有一次我们设计一款嵌入式处理器，芯片面积预算很紧张。团队里有人提议把L2 Cache从512KB砍到256KB，省下来的面积做更多ALU。结果呢？跑基准测试时，256KB的Cache命中率从95%掉到了82%，性能反而下降了15%。

但反过来，如果Cache太大，访问延迟也会增加。L1 Cache如果超过64KB，访问延迟可能从1ns变成2ns，反而得不偿失。

1.7 总结一下

存储层次的核心逻辑，说白了就是一句话：用少量快速存储（Cache）来缓存大量慢速存储（主存/硬盘）中的热点数据。

它之所以能工作，靠的是程序的局部性原理。而设计者的任务，就是找到那个“性价比最优”的平衡点。

嗯，这一章就到这里。记住这个金字塔结构，后面我们讲Cache的具体设计时，会反复用到它。

---

公众号:蓝海资料掘金营，微信deep3321