第1章直连接入概述

一、直连接入概述：FPGA加速卡的发展背景、直连接入的定义与优势

聊直连接入之前，我们先看看FPGA加速卡是怎么走到今天的。

早些年，FPGA在数据中心里就是个“小透明”。大家用它做做网络包处理、协议转换，说白了就是给CPU打打下手。那时候的FPGA加速卡，基本都是插在PCIe槽上，规规矩矩走标准总线。

但事情在2015年前后开始变了。深度学习火了，AI推理需要低延迟、高吞吐的计算。GPU虽然算力强，但功耗高、延迟大。FPGA的优势就出来了——可编程、低延迟、能效比高。

我记得当时有个项目，客户要做实时视频分析。用GPU方案，延迟在10毫秒左右，客户嫌慢。我们换上了FPGA加速卡，延迟直接降到微秒级。嗯，从那以后，我就知道FPGA在加速领域要起飞了。

到了2020年，随着网络带宽从25G、50G一路飙到100G、400G，传统PCIe接入的瓶颈越来越明显。数据从网卡进来，先走PCIe到CPU，再走PCIe到FPGA，绕一大圈。延迟高、带宽浪费、功耗还大。

这时候，行业里开始思考：能不能让FPGA直接“抓住”网络数据？

于是，直连接入（Direct Attach）的概念就应运而生了。

直连接入，英文叫Direct Attach。说白了，就是把FPGA加速卡直接挂在网络链路上，让数据不经过CPU、不经过PCIe，直接进到FPGA的处理逻辑里。

你想想看，传统架构里数据要绕多少路：

直连接入呢？就一步：

是不是清爽多了？

我在项目中遇到过一种场景：客户要做高频交易，对延迟极其敏感。传统PCIe方案，数据从网卡到FPGA，来回走两次PCIe，延迟轻松上几十微秒。换成直连接入后，延迟直接降到1微秒以内。客户当场就拍板了。

核心定义：直连接入是指FPGA加速卡通过高速串行收发器（SerDes）直接与网络物理层相连，实现数据从网络到FPGA逻辑的零拷贝、低延迟通路。它跳过了传统PCIe桥接和CPU内存中转环节。

直连接入的好处，我总结成四个字：快、省、灵、稳。

优势	说明	我的经验
低延迟	数据从网卡到FPGA，路径缩短了60%-80%。没有PCIe协议开销，没有CPU调度延迟。	曾经有个5G基带处理项目，用直连方案延迟从20μs降到了0.8μs。
高带宽	直连可以跑满100G、400G线速。PCIe Gen4 x16理论带宽才64G，实际还打折扣。	我测过，PCIe实际有效带宽通常只有理论值的70%左右。
低功耗	省掉了PCIe控制器、DMA引擎、CPU内存访问这些中间环节。	同样处理100G流量，直连方案功耗比PCIe方案低30%以上。
灵活部署	FPGA可以直接解析网络协议，做深度包检测、加密解密、流量整形。	我在NFV项目中，用直连FPGA做虚拟交换机，性能比OVS-DPDK高5倍。

避坑指南：我曾经在选型时忽略了一个问题——直连接入需要FPGA有足够的SerDes资源。如果你选的FPGA只有8个SerDes，却要接4个100G端口，那肯定不够用。建议提前算好通道数，留20%余量。

为了让你更直观地理解两者的区别，我画了个对比表：

为什么会这样？说白了，PCIe是个通用总线，它要兼容各种设备，协议开销大。直连接入是“专用通道”，为FPGA加速量身定制，自然效率更高。

下面这张图，是我自己画的直连接入典型架构。你可以看到，数据从光模块进来，经过SerDes、MAC、PCS，直接进到FPGA的用户逻辑。整个过程没有CPU、没有PCIe。

你看，数据面完全是“光模块→FPGA”的直通路径。CPU只做控制面，比如配置寄存器、加载比特流、上报状态。这样分工明确，效率最高。

注意：直连接入虽然好，但不是万能的。如果你的应用需要频繁和CPU交互（比如数据库查询、文件系统操作），那PCIe方案可能更合适。直连接入最适合的是“数据流处理”场景——数据进来，处理完，发出去，中间不需要CPU插手。

我个人的经验是，满足以下条件越多，直连接入的优势越明显：

反过来，如果你的应用需要大量随机访问、复杂的状态机、频繁的CPU交互，那还是老老实实用PCIe吧。

嗯，这一章就聊到这里。直连接入的核心思想其实很简单：让数据走最短的路。后面的章节，我会带你深入具体的实现细节，包括SerDes配置、MAC层设计、时序约束等等。到时候咱们再细聊。

本章小结：