3. 时钟与复位：全局时钟网络、异步复位同步释放、时钟域划分

时钟和复位，是FPGA设计的命脉。我见过太多项目，功能仿真跑得飞起，一上板就乱跳。十有八九，问题出在时钟和复位上。今天咱们就聊聊这块。

3.1 全局时钟网络：别让时钟走弯路

FPGA内部有专门的全局时钟网络，比如Xilinx的BUFG、Intel的PLL输出。这些网络延迟小、抖动低、扇出能力强。说白了，就是给时钟信号修了一条高速公路。

我个人习惯，所有时钟信号必须走全局时钟网络。哪怕你只是分频了一下，也要经过BUFG再送出去。为什么？因为普通布线资源延迟大，而且不确定。你想想看，一个时钟信号在普通逻辑里绕来绕去，到了不同寄存器的时间都不一样，那还怎么玩？

我在项目中遇到过一个问题：一个同事用组合逻辑做了个时钟使能，直接连到寄存器的时钟引脚。结果呢？温度一变化，时序就崩了。后来换成BUFG，问题解决。嗯，这就是血的教训。

3.2 异步复位同步释放：别让复位成为定时炸弹

异步复位，简单粗暴。但问题在于，复位信号可能在任何时刻撤销。如果刚好在时钟沿附近撤销，寄存器就会进入亚稳态。我曾经在一个高频交易项目中，就因为复位没处理好，导致系统偶尔丢包。排查了整整三天。

解决方案？异步复位同步释放。看代码：

// 异步复位同步释放
reg rst_sync1, rst_sync2;
always @(posedge clk or negedge rst_n) begin
    if (!rst_n) begin
        rst_sync1 <= 1'b0;
        rst_sync2 <= 1'b0;
    end else begin
        rst_sync1 <= 1'b1;
        rst_sync2 <= rst_sync1;
    end
end

// 使用同步后的复位
always @(posedge clk) begin
    if (!rst_sync2) begin
        // 复位逻辑
    end else begin
        // 正常逻辑
    end
end

这段代码做了两件事：第一，把异步复位信号同步到时钟域；第二，释放时延迟两个时钟周期，确保所有寄存器同时退出复位。说白了，就是给复位信号加了个保险。

3.3 时钟域划分：井水不犯河水

高频交易系统里，时钟域划分是基本功。一个典型的系统可能有：

• 系统时钟域：200MHz，处理协议栈
• 高速收发器时钟域：10.3125GHz，处理物理层
• 用户逻辑时钟域：156.25MHz，处理业务逻辑

每个时钟域独立工作，跨时钟域通信必须用同步器或FIFO。我见过有人直接把一个时钟域的寄存器信号拉到另一个时钟域，结果仿真没问题，上板就随机出错。为什么？因为跨时钟域采样会进入亚稳态。

下面这张图展示了典型的时钟域划分结构：

每个时钟域内部，时序约束要单独做。跨时钟域路径要设置false path或set_max_delay。我曾经在一个项目中，把所有跨时钟域路径都设成false path，结果综合工具优化掉了同步器。嗯，从那以后，我改用set_max_delay，保留时序分析但放宽约束。

3.4 实战经验总结

说了这么多，总结几条我踩过的坑：

1. 时钟不要用组合逻辑分频。用PLL或MMCM生成，走全局时钟网络。
2. 复位信号必须同步释放。每个时钟域单独做，别偷懒。
3. 跨时钟域路径要明确标注。在XDC或SDC里写清楚，别让工具猜。
4. 仿真时加跨时钟域检查。用$assert监控同步器输出，发现亚稳态立刻报错。

我记得有一次，一个同事问我：为什么我的设计在低温下工作正常，高温下就出错？我一看，他的复位信号是异步的，而且没有同步释放。温度升高，寄存器阈值变化，亚稳态概率大增。改完就好了。

时钟和复位，看似基础，实则最容易出问题。你想想看，一个系统里成百上千个寄存器，只要有一个因为时钟或复位问题进入亚稳态，整个系统就可能崩溃。所以，别在这些基础问题上翻车。

---

公众号:蓝海资料掘金营，微信deep3321