2、LDO与DC-DC选型：低噪声LDO选型要点、DC-DC开关频率选择、纹波抑制比(PSRR)指标解读

电源噪声这东西，在高频交易系统里就是个隐形杀手。我见过太多团队，算法写得再漂亮，FPGA逻辑再优化，结果一上电实测，抖动大得离谱——查到最后，全是电源惹的祸。

今天咱们就聊聊LDO和DC-DC怎么选。说白了，就是两件事：谁负责降压，谁负责净化。

2.1 低噪声LDO选型要点

LDO（低压差线性稳压器）这东西，核心价值就一个字——净。它没有开关动作，理论上输出就是干净的直流。

但现实没那么简单。我踩过不少坑，给你总结几个关键点：

2.1.1 噪声指标怎么看？

LDO的数据手册里，通常会给出一个叫「输出噪声」的参数，单位是 µV_RMS。比如 10µV_RMS 或者 1.5µV_RMS。

我的经验是： 给ADC模拟供电，选 5µV_RMS 以下的；给PLL或VCO供电，最好选 2µV_RMS 以下的。别信那些标称「超低噪声」但实际测出来一塌糊涂的片子。

2.1.2 电源抑制比（PSRR）—— 这才是核心

PSRR 衡量的是LDO对输入纹波的抑制能力。单位是 dB，数值越大越好。

举个例子：

• DC-DC输出有 10mV 纹波（100kHz）
• LDO在100kHz处的PSRR是 60dB
• 那么输出纹波 = 10mV / 10^(60/20) = 10µV

嗯，60dB 听起来不错，但实际没那么简单。PSRR 会随频率升高而下降。很多LDO在 1MHz 以上 PSRR 就掉到 20~30dB 了。

2.1.3 我常用的几颗低噪声LDO

型号	输出噪声 (10Hz~100kHz)	PSRR @ 1MHz	适用场景
LT3045	0.8µVRMS	76dB	PLL、VCO、ADC模拟
ADM7150	1.2µVRMS	60dB	高速ADC、时钟分配
TPS7A49	3.8µVRMS	45dB	通用模拟供电

我个人习惯，给时钟芯片供电，首选 LT3045。虽然贵了点，但噪声确实低得离谱。有一次项目里时钟抖动超标，换了这颗LDO，问题直接解决。

2.2 DC-DC开关频率选择

DC-DC 负责效率，但代价是噪声。开关频率选多少，是个权衡。

2.2.1 高频 vs 低频

• 高频（>1MHz）： 电感电容小，PCB面积省。但开关损耗大，效率略低，且高频噪声更难滤除。
• 低频（300kHz~500kHz）： 效率高，噪声频率低，容易用LC滤掉。但电感电容大，占地方。

我的建议： 在高频交易系统里，我倾向于选 1MHz~2MHz 的开关频率。为什么？因为这样开关噪声落在 1~2MHz，而LDO在这个频段的PSRR通常还有 40~60dB，配合LC滤波，能压到可接受范围。

2.2.2 避免谐波落入敏感频段

DC-DC的开关噪声不是单频点，而是基频加上各次谐波。比如 1MHz 的开关频率，3次谐波在 3MHz，5次在 5MHz……

你想想看，如果系统的时钟频率是 156.25MHz，而DC-DC的某个谐波刚好落在 156.25MHz 附近——那就麻烦了。噪声会直接调制到时钟上，产生确定性抖动。

我曾经踩过这个坑： 一个10Gbps的SerDes链路，眼图一直闭合。查了三天，发现是DC-DC的 7次谐波（7MHz）和SerDes的参考时钟产生了互调。后来把开关频率从 1MHz 改成 1.1MHz，谐波偏移了，问题消失。

2.3 纹波抑制比(PSRR)指标深度解读

PSRR 这个指标，很多人只看一个数值。但实际应用中，你得看全频段的曲线。

2.3.1 PSRR 随频率的变化规律

典型LDO的PSRR曲线是这样的：

• 低频段（<1kHz）： PSRR 很高，通常 70~90dB。因为误差放大器增益大。
• 中频段（1kHz~100kHz）： 开始下降，大约 40~60dB。误差放大器增益开始滚降。
• 高频段（>100kHz）： 快速下降，可能只有 20~40dB。这时候主要靠输出电容的ESR和ESL来抑制。

说白了，LDO对高频纹波的抑制能力有限。你不能指望一颗LDO搞定所有噪声。

2.3.2 如何利用PSRR做系统设计？

我习惯用「噪声预算」的方法：

1. 先确定负载（比如ADC）对电源噪声的容忍度。比如 ±50µV。
2. 测量或估算DC-DC的输出纹波。比如 10mV。
3. 计算需要的总抑制：20 * log10(10mV / 50µV) ≈ 46dB。
4. 分配抑制任务：LC滤波器提供 20dB，LDO提供 30dB。
5. 查LDO数据手册，确认在DC-DC开关频率处PSRR ≥ 30dB。

2.3.3 一个实际案例

我之前设计一块FPGA板卡，核心电压 0.85V，电流 15A。用了两相DC-DC，开关频率 1.2MHz。实测输出纹波 8mV。

后级用了 LT3045，PSRR 在 1.2MHz 处约 65dB。理论上输出纹波 = 8mV / 10^(65/20) ≈ 4.5µV。

实际测试结果：5.2µV。嗯，基本吻合。多出来的 0.7µV 是PCB布局引入的耦合噪声。

所以你看，理论计算和实际测试，差不了太多。关键是你得选对器件，算对参数。

2.4 本章知识体系

下面这张图，是我自己总结的电源选型逻辑。你照着走，基本不会出大问题。

嗯，这张图基本概括了今天的核心内容。从DC-DC选频，到LC滤波，再到LDO选型，每一步都有对应的指标和坑。你照着这个流程走，电源噪声基本可控。

---

公众号:蓝海资料掘金营，微信deep3321