第3章开发环境搭建

3. 开发环境搭建：Vivado/Quartus安装与配置、IP核管理、仿真工具使用入门

好，咱们直接进入正题。做FPGA交易加速，第一步就是把家伙事儿备齐。说白了，就是装好Vivado或者Quartus，学会管IP核，再搞定仿真工具。这三样搞不定，后面全是空谈。

我个人习惯把环境搭建分成三步走：装工具、配环境、跑仿真。别小看这第一步，我见过太多人卡在安装上，一卡就是半天。咱们今天就把这坑填平。

3.1 Vivado与Quartus：选哪个？怎么装？

先回答一个老生常谈的问题：用Vivado还是Quartus？

我的建议很直接：看你的目标芯片。用Xilinx（现在叫AMD）的芯片，就装Vivado。用Intel（原Altera）的芯片，就装Quartus。别纠结，两个都装也行，但硬盘得够大——一个Vivado完整版就奔着50GB去了。

安装时有个关键点：路径不要有中文和空格。我在项目中遇到过一位同事，装完Vivado死活编译不了，查了半天，原来是用户名是中文。嗯，这坑我替你们踩过了。

具体安装步骤，我列个清单：

下载安装包：去官网注册账号，下载对应版本。我建议用LTS版本，稳定。
关闭杀毒软件：安装过程中杀软会误判，直接关掉最省心。
选择安装组件：如果你是做交易加速，Vivado HL System Edition就够了。别全选，除非你硬盘是10TB。
安装License：申请免费License或者用正版。别用盗版，出问题没人管你。

注意：Quartus的安装稍微友好一点，但也要注意版本兼容性。比如Quartus Prime 20.1只支持某些特定版本的ModelSim。我曾经因为版本不匹配，折腾了一整天。

3.2 IP核管理：别重复造轮子

做交易系统，你不可能从零写一个FIFO或者DDR控制器。FPGA厂商提供了现成的IP核，直接拿来用就行。

IP核管理，说白了就是生成、配置、集成三步。

在Vivado里，打开IP Catalog，搜索你需要的IP。比如你要一个FIFO，双击FIFO Generator，配置深度、宽度、读写时钟域。嗯，这里要注意：异步FIFO的跨时钟域处理，IP核已经帮你做好了，但你要确认配置对不对。

我举个例子，配置一个256x32的同步FIFO：

// 在Vivado中配置FIFO IP核
// 1. 打开IP Catalog
// 2. 搜索 "FIFO Generator"
// 3. 配置参数：
//    - 宽度: 32 bits
//    - 深度: 256
//    - 读写时钟: 同一个时钟
//    - 输出寄存器: 勾选（改善时序）
// 4. 点击 "Generate" 生成IP

生成之后，IP核会出现在你的工程里。你只需要实例化它，就像调用一个模块一样。

小技巧：在Quartus里，IP核叫MegaWizard。操作逻辑一样，但界面不同。我个人习惯把常用的IP核（比如PLL、FIFO、DSP48）提前生成好，存成一个库。下次用直接复制，省时间。

3.3 仿真工具入门：ModelSim与Vivado Simulator

仿真，是FPGA开发的灵魂。你不仿真就敢上板？我反正不敢。

常用的仿真工具有两个：ModelSim（Quartus自带）和Vivado Simulator（Vivado自带）。功能上大同小异，但操作习惯不同。

咱们直接上手一个最简单的仿真例子：一个计数器。

先写RTL代码：

module counter (
    input clk,
    input rst_n,
    output reg [7:0] count
);
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)
            count <= 8'd0;
        else
            count <= count + 1'b1;
    end
endmodule

再写Testbench：

module tb_counter;
    reg clk;
    reg rst_n;
    wire [7:0] count;

    counter uut (
        .clk(clk),
        .rst_n(rst_n),
        .count(count)
    );

    initial begin
        clk = 0;
        rst_n = 0;
        #100 rst_n = 1;
        #1000 $finish;
    end

    always #5 clk = ~clk;  // 100MHz时钟

    initial begin
        $monitor("Time=%0t, count=%d", $time, count);
    end
endmodule

在Vivado里，直接点击Run Simulation，选择Behavioral Simulation。它会自动编译、加载波形。你可以在波形窗口里看到count从0到255循环。

在Quartus里，你需要先设置仿真工具路径。打开Assignments -> Settings -> EDA Tool Settings -> Simulation，选择ModelSim。然后点击Processing -> Start -> Start Testbench Template Writer，生成模板，再手动写Testbench。

  核心要点：仿真不是为了看波形好看，而是为了验证逻辑正确性。我习惯在Testbench里加自动比对，比如用assert语句，一旦结果不对就报错。这样跑完仿真，直接看log就知道有没有问题。

3.4 避坑指南：我踩过的那些雷

最后，分享几个我亲身经历的坑：

仿真时间太长？ 别跑全量仿真。先跑小模块，验证功能。等所有模块都对了，再跑顶层仿真。
IP核版本不匹配？ 升级Vivado后，旧IP核可能不兼容。我建议每次升级工具，都重新生成IP核。
仿真结果和上板不一致？ 大概率是时序问题。检查你的约束文件（XDC或SDC），确保时钟和复位都约束对了。
ModelSim启动报错？ 检查环境变量。我曾经因为PATH里少了ModelSim的bin目录，折腾了半小时。

好了，环境搭建就聊到这儿。工具装好了，IP核会用了，仿真能跑了，咱们就可以开始真正的交易信号处理了。

📚 课程目录

3. 开发环境搭建：Vivado/Quartus安装与配置、IP核管理、仿真工具使用入门

3.1 Vivado与Quartus：选哪个？怎么装？

3.2 IP核管理：别重复造轮子

3.3 仿真工具入门：ModelSim与Vivado Simulator

3.4 避坑指南：我踩过的那些雷