第二章 FPGA开发环境搭建：Vivado/Quartus安装、仿真工具配置、版本管理最佳实践

做FPGA加速回测，第一步就是把开发环境整利索了。这活儿看着简单，但我在项目里见过太多人栽在这上面——装了半天跑不起来，或者版本冲突搞得欲哭无泪。今天我就把这几年的经验捋一捋，帮你少走点弯路。

2.1 开发工具选型：Vivado还是Quartus？

说白了，选哪个取决于你用的芯片。Xilinx（现在叫AMD）的用Vivado，Intel的用Quartus。我个人习惯是两套都装，因为项目里经常要换平台。

对比项 Vivado Quartus Prime
适用芯片 Xilinx 7系列及以后 Intel Cyclone/Arria/Stratix
安装包大小 约50-80GB（全量） 约30-60GB（全量）
仿真器集成 自带Vivado Simulator 自带ModelSim OEM版
免费版本 Vivado WebPACK（有容量限制） Quartus Lite（免费）
Python支持 Tcl + Python脚本 Tcl为主
我的建议：做量化回测加速，优先选Vivado。为啥？它的HLS（高层次综合）工具对算法移植更友好，而且Python接口更成熟。我去年做的一个期权定价加速项目，就是用Vivado HLS把C++代码转成RTL的，省了不少功夫。

2.2 Vivado安装实战

嗯，这里要注意几个坑。我装Vivado不下20次了，每次都有新发现。

2.2.1 系统要求

  • 操作系统：Ubuntu 18.04/20.04（推荐）或Windows 10/11 专业版
  • 内存：至少16GB，32GB以上更佳
  • 硬盘：SSD，剩余空间100GB以上
  • CPU：多核，主频3.0GHz以上
我曾经踩过的坑：第一次装Vivado时用了机械硬盘，结果安装花了6个小时，打开工程要5分钟。后来换了NVMe SSD，安装时间缩短到40分钟，编译速度提升了3倍。所以，硬盘千万别省！

2.2.2 安装步骤

  1. 从AMD官网下载Vivado安装包（建议用Web Installer，省流量）
  2. 运行安装程序，选择“Vivado HL WebPACK”或“Vivado HL Design Edition”
  3. 勾选需要的器件支持（我一般只选Kintex-7和Virtex-7，够用了）
  4. 安装路径不要有中文和空格（血的教训）
  5. 等待安装完成，约30-60分钟
# Linux下安装后的环境变量配置（加到.bashrc里）
export XILINX_HOME=/tools/Xilinx
export PATH=$XILINX_HOME/Vivado/2023.1/bin:$PATH
export LM_LICENSE_FILE=2100@license_server

2.3 Quartus安装要点

Quartus相对轻量一些，但也不是随便点下一步就能搞定的。

  • 下载Quartus Prime Lite版（免费，够用）
  • 安装时记得勾选“ModelSim-Intel FPGA Edition”
  • 器件支持包按需安装，别全选（全选要100多GB）
  • Windows下注意关闭杀毒软件，不然安装会慢得离谱

2.4 仿真工具配置

仿真这步很关键。你想想看，写好的代码不仿真就直接上板子？那跟闭着眼睛开车差不多。

2.4.1 主流仿真工具

工具 特点 适用场景
Vivado Simulator (xsim) 免费、集成度高 小规模设计、快速验证
ModelSim/Questa 功能强大、调试方便 中大规模设计、时序仿真
Verilator 开源、速度快 系统级仿真、C++协同仿真

我个人习惯：日常开发用Vivado Simulator，够快够简单。做复杂时序分析时切到Questa，它的波形查看器比xsim好用太多。至于Verilator，我主要用它做回测算法的C++/Verilog联合仿真，速度能比ModelSim快10倍以上。

2.4.2 仿真环境配置示例

# Vivado Simulator命令行编译脚本
# compile.tcl
read_vhdl -library work ../src/fifo.vhd
read_vhdl -library work ../src/matmul.vhd
read_verilog ../tb/tb_top.v
elaborate tb_top
run 100 us

# 启动仿真
vivado -mode tcl -source compile.tcl

2.5 版本管理最佳实践

做FPGA开发，版本管理比软件工程还重要。为啥？因为一个比特流文件编译可能要几个小时，要是没管好版本，重编一次能让你崩溃。

2.5.1 用Git管理FPGA项目

我见过有人用百度网盘管理版本，结果某天文件被覆盖了，三天的工作白干。Git才是正道。

# .gitignore 配置（FPGA项目专用）
*.log
*.jou
*.str
*.bit
*.rpt
*.dcp
*.xpr
*.cache/
*.hw/
*.sim/
*.ip_user_files/
*.runs/
避坑指南：千万不要把Vivado生成的临时文件提交到Git仓库。我刚开始做的时候不懂，把整个项目目录都push上去了，结果仓库大小直接飙到5GB，clone一次要半小时。后来加了.gitignore，仓库才200MB。

2.5.2 分支策略

  • master分支：只放经过上板验证的稳定版本
  • develop分支：日常开发，所有新功能先合到这里
  • feature分支：每个新功能一个分支，比如feature/fft-acc
  • release分支：发布前做回归测试的分支

2.5.3 IP核版本管理

这个容易被忽略。IP核的版本和Vivado版本是绑定的，升级Vivado后IP核要重新生成。

# 记录IP核版本信息
# ip_versions.txt
IP: fifo_generator
Vivado Version: 2023.1
IP Version: 12.2
Last Generated: 2024-01-15

IP: blk_mem_gen
Vivado Version: 2023.1
IP Version: 8.4
Last Generated: 2024-01-15

2.6 知识体系总览

下面这张图是我自己整理的FPGA开发环境搭建的核心逻辑，你照着这个思路走，基本不会出大问题。

FPGA开发环境搭建知识体系 1. 工具选择 Vivado安装配置 Quartus安装配置 仿真工具配置 Vivado 系统要求检查 安装包选择（WebPACK/Design） 环境变量配置 Quartus Lite版免费使用 ModelSim集成 器件包按需安装 仿真工具 Vivado Simulator（免费） ModelSim/Questa（强大） Verilator（高速） 4. 版本管理最佳实践 Git分支策略 | .gitignore配置 | IP核版本记录 核心原则：环境统一、版本可控、可复现

2.7 环境验证

装完工具后，跑个简单的Hello World验证一下。我一般用LED闪烁程序，简单直接。

// led_blink.v
module led_blink(
    input  clk,
    input  rst_n,
    output reg led
);
    reg [23:0] counter;
    
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)
            counter <= 24'd0;
        else
            counter <= counter + 1'b1;
    end
    
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)
            led <= 1'b0;
        else if (counter == 24'd0)
            led <= ~led;
    end
endmodule
验证步骤：
  1. 新建工程，添加上述代码
  2. 运行综合（Synthesis）
  3. 运行实现（Implementation）
  4. 生成比特流（Generate Bitstream）
  5. 下载到开发板，看到LED闪烁就成功了

嗯，环境搭建这块就这些。记住一个原则：环境统一、版本可控、可复现。做到这三点，后面做回测加速的时候就能省下大量时间。

公众号:蓝海资料掘金营，微信deep3321

← 上一章 📖 返回目录 下一章 →