硬件描述语言基础：模块化设计、组合逻辑与时序逻辑、仿真与测试平台搭建

各位同学，欢迎来到FPGA加速交易信号处理实战的第一章。今天咱们聊聊硬件描述语言的基础。说实话，很多做软件的朋友一上来就被Verilog或VHDL吓住了，觉得这玩意儿跟C语言长得像，但用起来完全不是那么回事。我当年刚入行时也踩过不少坑，今天就把这些经验掰开了揉碎了讲给你听。

1. 模块化设计：把大问题拆成小积木

模块化设计，说白了就是“分而治之”。你想想看，一个交易信号处理系统可能有几十万门电路，要是全写在一个文件里，调试起来简直要命。我个人的习惯是：每个功能块独立成一个模块，就像搭积木一样。

举个例子，一个简单的交易信号处理链路，可以拆成这样：

// 顶层模块：交易信号处理器
module trade_signal_processor (
    input  wire        clk,
    input  wire        rst_n,
    input  wire [31:0] price_in,
    output wire [31:0] signal_out
);

    wire [31:0] filtered_price;
    wire [31:0] ma_fast, ma_slow;

    // 实例化子模块
    lowpass_filter u_filter (
        .clk(clk),
        .rst_n(rst_n),
        .data_in(price_in),
        .data_out(filtered_price)
    );

    moving_average #(.WINDOW(10)) u_ma_fast (
        .clk(clk),
        .rst_n(rst_n),
        .data_in(filtered_price),
        .ma_out(ma_fast)
    );

    moving_average #(.WINDOW(30)) u_ma_slow (
        .clk(clk),
        .rst_n(rst_n),
        .data_in(filtered_price),
        .ma_out(ma_slow)
    );

    // 比较器生成交易信号
    assign signal_out = (ma_fast > ma_slow) ? 32'h0000_0001 : 32'h0000_0000;

endmodule

看到没？顶层模块只负责连线，具体功能都交给子模块。这样做的好处是：

• 可复用：写好的模块下次还能用，比如那个moving_average，换个窗口大小就能用在别的项目里
• 可调试：哪个模块出问题，单独测它就行，不用翻整个代码
• 可维护：改一个模块不影响其他模块，团队协作也方便

2. 组合逻辑与时序逻辑：搞懂这两个，你就入门了

很多新手分不清组合逻辑和时序逻辑。我打个比方：组合逻辑就像水管，水流过去直接就有结果；时序逻辑就像水桶，得等时钟来了才能接水。

组合逻辑：输出只取决于当前输入，没有记忆功能。比如加法器、比较器、多路选择器。

// 组合逻辑：两数相加
assign sum = a + b;

// 组合逻辑：比较器
assign is_greater = (a > b) ? 1'b1 : 1'b0;

时序逻辑：输出不仅取决于当前输入，还取决于之前的状态。比如寄存器、计数器、状态机。

// 时序逻辑：D触发器
always @(posedge clk or negedge rst_n) begin
    if (!rst_n)
        q <= 1'b0;
    else
        q <= d;
end

// 时序逻辑：计数器
always @(posedge clk or negedge rst_n) begin
    if (!rst_n)
        count <= 8'd0;
    else if (count == 8'd255)
        count <= 8'd0;
    else
        count <= count + 1'b1;
end

3. 仿真与测试平台搭建：不仿真就上板，那是找死

我见过太多人，写完代码直接烧到板子上，然后对着示波器发呆。嗯，这里要强调：仿真不是可选项，是必选项。尤其是在量化交易系统里，一个时序错误可能导致几百万的损失。

搭建测试平台（Testbench）其实很简单，就是写一个“虚拟环境”来模拟你的模块工作。来看个例子：

// 测试平台：测试交易信号处理器
module tb_trade_signal_processor;

    reg        clk;
    reg        rst_n;
    reg  [31:0] price_in;
    wire [31:0] signal_out;

    // 实例化被测模块
    trade_signal_processor u_dut (
        .clk(clk),
        .rst_n(rst_n),
        .price_in(price_in),
        .signal_out(signal_out)
    );

    // 生成时钟
    initial begin
        clk = 0;
        forever #5 clk = ~clk;  // 100MHz时钟
    end

    // 生成复位和测试激励
    initial begin
        rst_n = 0;
        price_in = 32'd0;
        #20 rst_n = 1;

        // 模拟价格数据
        #10 price_in = 32'd100;
        #10 price_in = 32'd105;
        #10 price_in = 32'd102;
        #10 price_in = 32'd108;
        #10 price_in = 32'd110;

        // 等待一段时间观察结果
        #100 $finish;
    end

    // 监控输出
    initial begin
        $monitor("Time=%0t, price_in=%d, signal_out=%d", 
                 $time, price_in, signal_out);
    end

    // 生成波形文件
    initial begin
        $dumpfile("waveform.vcd");
        $dumpvars(0, tb_trade_signal_processor);
    end

endmodule

这个测试平台做了几件事：

• 生成时钟信号（100MHz）
• 产生复位信号
• 模拟价格数据输入
• 监控输出信号
• 保存波形文件供分析

4. 本章知识体系总览

下面这张图是我自己画的，把本章的核心逻辑串起来了。你看一眼就能明白：模块化是骨架，组合逻辑和时序逻辑是血肉，仿真测试是灵魂。

5. 实战建议：从零开始搭建你的第一个测试平台

说了这么多，不如动手试试。我建议你按这个步骤来：

1. 写一个简单的模块：比如一个8位加法器，或者一个计数器
2. 写测试平台：生成时钟、复位、输入激励
3. 跑仿真：用ModelSim或Vivado Simulator都行
4. 看波形：检查输出是否符合预期
5. 改bug：如果不对，回头检查代码

好了，这一章的内容就到这里。记住：模块化是设计的基础，组合逻辑和时序逻辑是核心，仿真测试是保障。把这三点吃透了，后面的内容就好办了。

---