4. 流水线设计基础：流水线概念、时空图分析、流水线冒险与解决

各位同学，今天我们聊一个FPGA设计里绕不开的话题——流水线。说白了，流水线就是让数据像工厂流水线一样，一站一站往下传。每一站只干一件事，干完就交给下一站。这样，整个系统的吞吐量就能大幅提升。

我记得刚入行那会儿，总觉得流水线是个高大上的概念。后来做多了才发现，其实它就在我们身边。你想想看，CPU里的指令流水线，FPGA里的乘法器流水线，甚至你每天上班的地铁，都是流水线的思想。

4.1 流水线的核心思想

流水线的本质，就是把一个大的组合逻辑，拆成多个小的组合逻辑。每个小逻辑之间用寄存器隔开。这样，时钟频率就能提上去，因为每一级之间的路径变短了。

举个例子。假设我们要计算 A × B + C × D。如果直接写一个组合逻辑，路径会很长。但如果我们把它拆成两级：第一级算乘法，第二级算加法，那每一级的路径就短多了。

// 非流水线版本
always @(posedge clk) begin
    result <= (a * b) + (c * d);
end

// 两级流水线版本
reg [31:0] mul1, mul2;

always @(posedge clk) begin
    mul1 <= a * b;
    mul2 <= c * d;
end

always @(posedge clk) begin
    result <= mul1 + mul2;
end

看到区别了吗？非流水线版本，一个时钟周期内要完成乘法和加法。而流水线版本，乘法用一级，加法用一级。虽然结果会晚一个周期出来，但时钟频率可以跑得更高。

4.2 时空图分析

时空图是分析流水线的好工具。横轴是时间，纵轴是流水线的级数。每一级在什么时间处理什么数据，一目了然。

我画了一张图，展示一个三级流水线的时空图。每一级处理一个数据，数据像流水一样往下传。

从这张图里你能看到，T1时刻数据1进入第一级。T2时刻数据1进入第二级，同时数据2进入第一级。到了T3时刻，数据1进入第三级，数据2在第二级，数据3在第一级。这就是流水线的理想状态——每一级都在干活，没有空闲。

4.3 流水线冒险

理想很丰满，现实很骨感。流水线在实际运行中会遇到各种问题，我们称之为「冒险」。主要有三种：结构冒险、数据冒险、控制冒险。

4.3.1 结构冒险

结构冒险，说白了就是硬件资源不够用。比如，流水线的两级同时要访问同一个存储器，但存储器只有一个端口。这时候就冲突了。

我在项目中遇到过这种情况。当时设计一个交易引擎，流水线里有两级都要读取订单簿。但订单簿存在同一个BRAM里，结果就冲突了。解决办法很简单——要么把BRAM换成双端口，要么把流水线错开，让两级不同时访问。

4.3.2 数据冒险

数据冒险是最常见的。它发生在后面的指令依赖前面指令的结果，但前面的结果还没算出来。

举个例子：

// 数据冒险示例
reg [31:0] a, b, c, d;

always @(posedge clk) begin
    a <= b + c;  // 第一级
    d <= a + 1;  // 第二级，依赖a的结果
end

这里，第二级要用a的值，但a是上一级刚算出来的。如果流水线没有处理好，第二级拿到的就是旧值。

解决办法有三种：

• 插入气泡：在流水线里插入空操作，等数据准备好。简单但浪费周期。
• 数据前递：把上一级的结果直接传给下一级，不经过寄存器。这是最常用的方法。
• 编译器调度：调整指令顺序，让依赖的指令隔开。这个在软件里用得多，硬件里用得少。

我个人习惯用数据前递。在FPGA里实现起来很简单，就是把组合逻辑的输出直接连到下一级的输入。

// 数据前递示例
wire [31:0] a_next = b + c;  // 组合逻辑计算
reg [31:0] a_reg;

always @(posedge clk) begin
    a_reg <= a_next;  // 寄存器打一拍
end

// 下一级直接用a_next，而不是a_reg
always @(posedge clk) begin
    d <= a_next + 1;  // 使用前递的值
end

4.3.3 控制冒险

控制冒险发生在分支指令上。比如，一个条件跳转指令，在条件还没算出来之前，流水线已经取了后面的指令。如果条件成立，这些指令就白取了。

解决控制冒险的常用方法：

方法	原理	优缺点
分支预测	预测分支是否跳转	预测准确时效率高，预测错误时损失大
延迟槽	在分支指令后插入不依赖条件的指令	实现简单，但需要编译器配合
冻结流水线	等条件算出来再继续	简单但浪费周期

在FPGA交易系统里，我一般用冻结流水线。因为交易逻辑里分支不多，冻结几个周期影响不大。而且实现起来简单，不容易出错。

4.4 流水线设计的实战要点

说了这么多理论，最后聊聊实战中的几个要点。

第一，平衡各级的延迟。流水线的速度取决于最慢的那一级。如果一级的延迟是5ns，另一级是2ns，那整体只能跑200MHz。所以，要尽量让每一级的逻辑量差不多。

第二，注意寄存器的数量。流水线级数越多，寄存器越多。寄存器会占用FPGA的LUT和FF资源。我一般控制在3-5级，再多就划不来了。

第三，小心复位信号。流水线里的寄存器都需要复位。如果复位信号没处理好，流水线启动时会出现不确定状态。我习惯用同步复位，这样时序更容易控制。

// 带同步复位的流水线
always @(posedge clk) begin
    if (rst) begin
        stage1_reg <= 0;
        stage2_reg <= 0;
        stage3_reg <= 0;
    end else begin
        stage1_reg <= data_in;
        stage2_reg <= stage1_reg;
        stage3_reg <= stage2_reg;
    end
end

嗯，流水线的内容就讲到这里。记住，流水线是FPGA设计的核心思想之一。掌握了它，你就能设计出高性能的交易系统。下次遇到时序问题，不妨想想能不能用流水线来解决。

---

公众号:蓝海资料掘金营，微信deep3321