第四章：FPGA 入门：Verilog/VHDL 基础、开发流程、Xilinx/Intel 工具链

好，咱们进入 FPGA 的世界。说实话，很多做网络加速的朋友，一开始听到 FPGA 就头大。觉得那是硬件工程师的活，跟咱们软件出身的不沾边。其实不然。我当年从软件转硬件，第一个月也是懵的。但后来发现，只要你理解了「并行」这两个字，FPGA 的大门就打开了一半。

这一章，咱们不讲虚的。直接聊 Verilog 和 VHDL 怎么上手，开发流程怎么走，以及 Xilinx 和 Intel 这两家的工具链到底怎么用。嗯，都是我在项目中踩过的坑和总结的经验。

4.1 Verilog 与 VHDL：选哪个？

这是个老生常谈的问题。我个人习惯用 Verilog，原因很简单：语法更像 C，写起来快。尤其是在做网络协议解析的时候，Verilog 的位操作非常直观。VHDL 呢？更严谨，适合大型系统级设计，比如航天、军工领域。

但说实话，对于咱们做低延迟网络加速的，Verilog 足够了。你想想看，我们主要处理的是数据流、状态机、FIFO 这些东西，Verilog 的简洁性反而能帮你更快地迭代。

4.2 Verilog 基础：你只需要记住这几个结构

别被 Verilog 的语法吓到。我刚开始学的时候，也觉得 module、always、assign 这些东西绕。但后来发现，真正常用的就那么几个模式。

4.2.1 模块与端口

每个 Verilog 文件就是一个模块。模块就是你的硬件单元。比如一个简单的 FIFO 控制器：

module fifo_ctrl #(
    parameter DEPTH = 16
)(
    input  wire        clk,
    input  wire        rst_n,
    input  wire        wr_en,
    input  wire        rd_en,
    output reg  [3:0]  wr_ptr,
    output reg  [3:0]  rd_ptr,
    output wire        full,
    output wire        empty
);
    // 内部逻辑
endmodule

看到了吗？#(parameter DEPTH = 16) 是参数化设计。我在项目中经常用这个，同一个 FIFO 控制器，改个参数就能适配不同深度的缓存。省事。

4.2.2 always 块：组合逻辑 vs 时序逻辑

这是新手最容易搞混的地方。我简单说：

• 组合逻辑：用 always @(*)，输出只跟当前输入有关。比如地址译码器。
• 时序逻辑：用 always @(posedge clk)，输出跟时钟沿有关。比如计数器、状态机。

我曾经犯过一个低级错误：在组合逻辑块里写了 if (rst_n)，结果综合出来一堆锁存器。嗯，从那以后我养成了一个习惯——组合逻辑里绝对不写复位。

4.2.3 状态机：网络协议解析的核心

做网络加速，状态机是躲不开的。比如解析以太网帧头、IP 头、TCP 头，本质上就是一个状态机在流转。

我推荐三段式状态机写法：

1. 第一段：时序逻辑，状态跳转
2. 第二段：组合逻辑，下一状态判断
3. 第三段：组合逻辑，输出控制

这样写的好处是：代码清晰，综合出来的电路也规整。我在做 100G 网络处理器的时候，所有协议解析模块都用的三段式，调试起来非常方便。

4.3 开发流程：从 RTL 到比特流

很多新手以为写完了 Verilog 就完事了。其实后面还有一堆步骤。我画了个流程图，你看看就明白了。

这个流程里，最容易出问题的是「时序分析」这一步。我见过太多人，仿真跑得好好的，一上板子就挂。为什么？因为仿真不关心时序，只关心功能。而 FPGA 是真实电路，信号有延迟。

4.4 Xilinx 工具链：Vivado 的使用心得

Xilinx 现在主推 Vivado。说实话，Vivado 比老款的 ISE 好用太多了。但新手容易在几个地方卡住。

4.4.1 创建工程

选芯片型号的时候，别选错了。我有个同事，做项目时选了 XC7K325T，结果买的是 XC7K410T 的板子。虽然兼容，但资源浪费了不少。嗯，选型要仔细。

4.4.2 综合与实现

Vivado 的综合策略有很多种。默认的 Vivado Synthesis Defaults 适合大多数情况。但如果你追求低延迟，可以试试 Performance_Explore 策略。我在做 10G MAC 的时候，用这个策略把关键路径的延迟从 5ns 降到了 3.2ns。

4.4.3 调试：ILA 是你的好朋友

Vivado 里的 ILA（Integrated Logic Analyzer）相当于示波器。你可以把内部信号抓出来看。我调试网络包乱序问题的时候，就是靠 ILA 抓到了关键信号。

4.5 Intel 工具链：Quartus 与 Platform Designer

Intel（原 Altera）的工具链是 Quartus。跟 Vivado 比，Quartus 的界面更传统，但有些地方反而更顺手。

4.5.1 工程设置

Quartus 的工程文件是 .qpf。我建议你每次新建工程时，把 Assignment Editor 里的引脚分配先做好。否则综合完后发现引脚没分配，又得重来一遍。

4.5.2 使用 Platform Designer

Intel 的 Platform Designer（以前叫 Qsys）是个好东西。你可以像搭积木一样，把 CPU、DMA、FIFO 这些 IP 核拖拽连接。我在做网络加速卡的时候，用 Platform Designer 搭了一个 PCIe + DMA 的框架，省了不少时间。

4.5.3 Signal Tap 调试

相当于 Xilinx 的 ILA。用法也类似。但有一点要注意：Signal Tap 的触发条件设置比 ILA 灵活。你可以设置复杂的触发序列，比如「先抓到包头的特定字段，再触发数据捕获」。这个功能在调试协议栈时非常有用。

功能	Xilinx Vivado	Intel Quartus
综合工具	Vivado Synthesis	Quartus Synthesis
仿真工具	Xsim（或 ModelSim）	ModelSim（或 Questa）
调试工具	ILA / VIO	Signal Tap / In-System Sources
IP 集成	IP Integrator	Platform Designer
时序分析	Report Timing Summary	TimeQuest Timing Analyzer

4.6 实战：一个简单的包过滤模块

光说不练假把式。咱们写一个简单的包过滤模块，只允许特定源 MAC 地址的包通过。这个模块在网络安全加速中很常见。

module mac_filter #(
    parameter MAC_ADDR = 48'hAABB_CCDD_EEFF
)(
    input  wire        clk,
    input  wire        rst_n,
    input  wire [47:0] src_mac,
    input  wire        data_valid,
    output reg         pass
);

    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)
            pass <= 1'b0;
        else if (data_valid && (src_mac == MAC_ADDR))
            pass <= 1'b1;
        else
            pass <= 1'b0;
    end

endmodule

这个模块很简单，但你可以扩展它。比如加一个白名单表，支持多个 MAC 地址。我在项目中就做过一个支持 1024 条规则的白名单过滤器，用的就是这种思路。

4.7 总结：入门的关键是动手

说了这么多，其实就一句话：FPGA 入门不难，难的是坚持。我见过太多人，看了几天书就放弃了。为什么？因为光看不练。

我的建议是：找一块便宜的开发板，比如 Xilinx 的 Artix-7 系列或者 Intel 的 Cyclone IV 系列。然后从点亮 LED 开始，一步步做。等你把第一个包过滤模块跑通的时候，那种成就感，嗯，比写一万行软件代码都爽。

好了，这一章就到这。记住：Verilog 是工具，FPGA 是平台，真正值钱的是你脑子里的架构思路。下一章咱们聊聊更深入的东西。

---