3. 硬件选型基础：CPU、内存、网卡
聊到低延迟网络，很多人第一反应是换更好的网卡、上更快的交换机。但我得说句实话——很多时候，瓶颈根本不在网络线上，而在服务器内部。CPU怎么处理数据、内存怎么喂数据、网卡怎么搬数据，这三者配合不好，再贵的硬件也是白搭。
这一章，咱们就掰开揉碎聊聊这三个核心部件。我尽量用我踩过的坑来帮你避雷。
3.1 CPU：核心频率、缓存与NUMA架构
CPU是数据中心的大脑，但低延迟场景下，它更像一个流水线上的熟练工。你想想看，工人动作再快，如果工具递得慢，或者频繁换工位，效率照样上不去。
3.1.1 核心频率：高主频是硬道理
对于网络处理这种单线程密集型任务，核心频率几乎直接决定了处理速度。我个人习惯，选型时优先看单核睿频，而不是全核频率。为什么？因为网络中断处理、小包转发这些活儿，往往就绑定在那么一两个核上。
关键指标：单核睿频 ≥ 4.0 GHz（建议4.5 GHz以上）
我在项目中遇到过，同样的DPDK应用，从3.0 GHz的CPU换到4.5 GHz的，延迟直接降了30%。嗯，这里要注意，别被「基础频率」骗了，要看「最大睿频」。
3.1.2 缓存：L2/L3的命中率决定一切
缓存这事儿，说白了就是数据离CPU越近，处理越快。网络处理中，像流表查找、报文描述符这些热点数据，如果能塞进L2甚至L1缓存，那延迟能低到纳秒级。
| 缓存层级 | 典型大小 | 访问延迟 | 低延迟建议 |
|---|---|---|---|
| L1 | 32KB - 64KB | ~1ns | 存放最热的数据结构 |
| L2 | 256KB - 1MB | ~4ns | 存放流表头、描述符 |
| L3 | 8MB - 64MB | ~15ns | 共享数据、大表项 |
我曾经优化过一个网关项目，发现每次查流表都要去内存里翻，延迟高得离谱。后来把流表压缩到L2缓存能装下的大小，延迟直接砍半。所以，选CPU时，L2缓存大小比核心数更重要。
3.1.3 NUMA架构：别让数据跨片跑
NUMA（非统一内存访问）是现代多路服务器的标配。说白了，每个CPU有自己的「本地内存」，访问快；访问另一个CPU的内存，就得绕路，慢很多。
低延迟网络处理中，最忌讳的就是跨NUMA访问。我见过一个案例，网卡插在NUMA0，但DPDK的收包线程跑在NUMA1上，结果每次收包都要跨片访问内存，延迟多了几百纳秒。
避坑指南：我曾经因为没绑核，导致延迟抖动从10μs飙到100μs。排查了三天才发现是NUMA跨片问题。记住：网卡插哪个NUMA，线程就绑哪个NUMA，内存也从这个NUMA分配。
选型建议：
- 优先选单路或双路，四路以上NUMA层级太深，延迟控制难度大
- 每个CPU的内存通道数要够，至少6通道DDR5
- 支持Sub-NUMA Clustering的CPU，可以进一步降低延迟
3.2 内存：DDR5 vs HBM
内存是CPU和网卡之间的「数据中转站」。低延迟场景下，内存带宽和延迟同样重要。
3.2.1 DDR5：主流之选
DDR5是目前最主流的选择。相比DDR4，它的带宽翻倍，延迟也略有改善。但说实话，DDR5的延迟（约80-100ns）对于某些极端低延迟场景还是不够看。
我个人习惯，选DDR5时关注三点：
- 频率：至少5600 MT/s，建议6400 MT/s以上
- 时序：CL值越低越好，CL40以下算合格
- 通道数：尽量插满所有通道，发挥带宽优势
3.2.2 HBM：极致延迟的代价
HBM（高带宽内存）是另一种选择。它通过3D堆叠技术，把内存和CPU/GPU封装在一起，延迟能降到20-40ns，带宽更是DDR5的几倍。
但HBM也有代价：
- 容量小：通常只有8-32GB，装不下大流表
- 成本高：比DDR5贵一个数量级
- 集成度低：需要特殊封装，不是所有CPU都支持
我的建议：如果做高频交易、实时风控这种极致场景，可以考虑HBM。但大部分网络应用，DDR5配合大缓存CPU已经够用。别为了追求极致而过度投资。
3.3 网卡：智能网卡与FPGA网卡
网卡是网络的「最后一公里」。传统网卡只负责收发，但现代网卡已经开始承担部分处理任务。
3.3.1 智能网卡：卸载CPU的负担
智能网卡（SmartNIC）内置了ARM或RISC-V处理器，可以卸载OVS、IPSec、TCP卸载等任务。好处是CPU可以专心做应用，坏处是增加了额外的延迟。
为什么？因为数据从网卡到智能网卡处理器，再到CPU，多了一跳。我测试过，某些智能网卡在卸载OVS时，延迟比纯CPU处理多了2-3μs。
适用场景：需要大量协议处理的场景（如虚拟化、SDN），但对延迟不极端敏感。
3.3.2 FPGA网卡：可编程的极致
FPGA网卡是另一个方向。它用硬件逻辑实现处理，延迟极低（纳秒级），而且可以编程定制。
我记得有个项目，客户要求报文解析延迟小于100ns。CPU做不到，智能网卡也做不到，最后用FPGA网卡实现了。FPGA直接解析报文头，提取关键字段，然后通过DMA送给CPU。
但FPGA网卡也有坑：
- 开发难度大：需要Verilog/VHDL或HLS，不是普通程序员能搞定的
- 灵活性差：改一次逻辑要重新综合，动辄几小时
- 成本高：一片高端FPGA网卡顶十片普通网卡
避坑指南：我曾经为了追求极致延迟，选了FPGA网卡。结果开发周期从2周拖到3个月，最后发现大部分场景用DPDK+普通网卡就能满足。所以，别为了1%的性能提升，付出100%的开发成本。
3.4 知识体系总览
下面这张图，是我梳理的本章知识结构。你可以把它当作选型时的检查清单。
好了，这一章的内容就到这里。硬件选型没有银弹，关键是根据你的业务场景做权衡。下一章咱们聊聊网络拓扑设计，看看交换机怎么选、链路怎么搭。