第1章：硬件描述语言基础回顾：Verilog/VHDL数据类型、信号与变量、模块与端口

各位同学，咱们今天聊聊硬件描述语言的基础。说实话，我见过太多新手一上来就急着写代码，结果被数据类型和信号赋值搞得焦头烂额。我自己刚入行那会儿也踩过不少坑，今天就把这些经验掰开揉碎了讲给你们听。

1.1 数据类型：Verilog与VHDL的“世界观”差异

先说说数据类型。Verilog和VHDL虽然都是硬件描述语言，但它们的“世界观”完全不同。我个人习惯把Verilog看作“电路工程师的C语言”，而VHDL更像是“系统工程师的Ada”。

Verilog的数据类型

Verilog里最常用的就是wire和reg。嗯，这里要注意——reg并不一定代表寄存器！它只是表示一个变量，可以在always块里被赋值。我当年就被这个命名坑过，以为reg一定会综合成触发器，结果综合出来一堆组合逻辑。

// Verilog示例：wire和reg的区别
wire a, b;      // 线网类型，用于连续赋值
reg  c;         // 变量类型，用于过程赋值

assign a = b;   // 连续赋值，a必须是wire
always @(*) begin
    c = b;      // 过程赋值，c必须是reg
end

除了这两个，还有integer、real、time等。但说实话，在RTL设计里，integer我几乎不用——它综合出来是一大堆加法器，面积大得吓人。

VHDL的数据类型

VHDL就严谨多了。它强类型，连bit和std_logic都不能随便混用。我刚开始用VHDL时，最头疼的就是类型转换。你想想看，一个std_logic_vector想赋值给signed，还得先调用signed()函数，麻烦是麻烦，但确实能避免很多低级错误。

-- VHDL示例：类型转换
signal a : std_logic_vector(7 downto 0);
signal b : signed(7 downto 0);

b <= signed(a);  -- 必须显式转换

1.2 信号与变量：硬件世界的“连线”与“暂存”

信号和变量，说白了就是硬件里的“连线”和“暂存器”。我在项目中遇到过好几次因为混淆这两者导致的仿真错误，每次排查都像在玩“大家来找茬”。

Verilog中的reg与wire

在Verilog里，wire就是一根物理连线，值由驱动源决定。reg则是一个变量，可以在always块里被反复赋值。但注意——综合工具会把reg变成寄存器还是连线，取决于你怎么写代码。

// 这个reg会被综合成组合逻辑
always @(*) begin
    if (sel)
        out = a;
    else
        out = b;
end

// 这个reg会被综合成触发器
always @(posedge clk) begin
    if (rst)
        q <= 0;
    else
        q <= d;
end

为什么会这样？因为第一个always块是组合逻辑（敏感列表里没有时钟），第二个是时序逻辑（敏感列表里有时钟边沿）。综合工具就是靠这个来区分的。

VHDL中的signal与variable

VHDL里，signal对应硬件连线，variable对应临时存储。我曾经在写一个状态机时，用variable在进程里暂存中间结果，结果仿真和综合结果对不上——因为variable的赋值是立即生效的，而signal要到进程结束才更新。

-- VHDL示例：signal与variable的区别
process(clk)
    variable temp : integer;
begin
    if rising_edge(clk) then
        temp := a + b;      -- variable立即赋值
        c <= temp;          -- signal在进程结束时赋值
    end if;
end process;

1.3 模块与端口：硬件设计的“黑盒子”哲学

模块化设计，说白了就是把一个大电路拆成一个个“黑盒子”。每个盒子只管自己的事，对外只暴露端口。我刚开始做设计时总想把所有逻辑写在一个模块里，结果代码又长又乱，调试起来想死的心都有。

Verilog的模块定义

Verilog的模块用module和endmodule包裹，端口方向用input、output、inout声明。我个人习惯把端口按功能分组，比如数据总线、控制信号、时钟复位，这样代码可读性会好很多。

// Verilog模块示例
module counter (
    input  wire       clk,    // 时钟
    input  wire       rst_n,  // 异步复位，低有效
    input  wire       en,     // 使能
    output reg  [7:0] count   // 计数值
);

always @(posedge clk or negedge rst_n) begin
    if (!rst_n)
        count <= 8'd0;
    else if (en)
        count <= count + 1'b1;
end

endmodule

VHDL的实体与结构体

VHDL把模块拆成了entity（实体）和architecture（结构体）。实体定义端口，结构体实现功能。这种分离设计在大型项目里特别有用——你可以换不同的结构体实现同一个实体，比如一个用于仿真，一个用于综合。

-- VHDL实体与结构体示例
entity counter is
    port (
        clk   : in  std_logic;
        rst_n : in  std_logic;
        en    : in  std_logic;
        count : out std_logic_vector(7 downto 0)
    );
end entity;

architecture rtl of counter is
    signal count_int : unsigned(7 downto 0);
begin
    process(clk, rst_n)
    begin
        if rst_n = '0' then
            count_int <= (others => '0');
        elsif rising_edge(clk) then
            if en = '1' then
                count_int <= count_int + 1;
            end if;
        end if;
    end process;
    
    count <= std_logic_vector(count_int);
end architecture;

1.4 知识体系总览

说了这么多，咱们用一张图来总结一下本章的核心内容。这张图展示了Verilog和VHDL在数据类型、信号变量、模块端口三个维度的对应关系。

模块与端口 Verilog: • module/endmodule • input/output/inout • 端口方向声明 VHDL: • entity（实体） • architecture（结构体） • port map（端口映射）

💡 建议端口≤20个

三者共同构成硬件描述语言的基础

这张图把咱们今天讲的内容串起来了。左边是数据类型，中间是信号变量，右边是模块端口。你想想看，这三个维度其实对应了硬件设计的三个层次：用什么表示数据、数据怎么流动、功能怎么划分。搞懂了这些，写出来的代码才算是真正的硬件描述，而不是披着硬件外衣的软件思维。

总结一下：数据类型决定了你能描述什么，信号变量决定了数据怎么传递，模块端口决定了功能怎么组织。这三者缺一不可。我见过太多人只关注语法，忽略了这些底层概念，结果写出来的代码综合出来根本不是想要的东西。

---

公众号:蓝海资料掘金营，微信deep3321

← 上一章 📖 返回目录 下一章 →