01
SerDes技术概述
基本概念、发展历程、应用场景（数据中心、5G通信、汽车电子）
基础概览
02
SerDes核心架构
PCS层与PMA层划分、发送端/接收端架构 (Serializer, CDR, Equalizer)
架构PCS/PMA
03
SerDes关键电路
CML驱动器、T-coil、CTLE、DFE、时钟数据恢复(CDR)原理
电路CDR
04
SerDes信号完整性
信道损耗、ISI、串扰与抖动、S参数/眼图、PCB设计要点
SI眼图
05
SerDes协议与标准
PCIe物理层、Ethernet 25G/100G PCS、SATA/SAS、JESD204B对比
协议标准
06
MIPI物理层概述
MIPI联盟简介、D-PHY / C-PHY / M-PHY区别与选型
MIPI选型
07
MIPI D-PHY详解
Lane架构、HS/LP模式、DDR时钟方案、数据同步机制
D-PHYHS/LP
08
MIPI C-PHY详解
3-Phase符号编码、Embedded Clock、Trio线束、吞吐量计算
C-PHY3-Phase
09
MIPI M-PHY详解
Gear/Rate、Sub-lane架构、PWM/HS模式、Hibernus省电
M-PHYGear
10
MIPI DSI/CSI协议
DSI视频流、CSI-2数据包、虚拟通道、ECC/CRC校验
DSICSI
11
SerDes与MIPI共性与差异
高速串行共性、时钟架构差异、功耗/面积权衡、设计复用
对比复用
12
SerDes TX设计精要
Serializer树形、PRBS发生器、预加重/去加重、阻抗校准
TX预加重
13
SerDes RX设计精要
CTLE自适应、DFE抽头更新、CDR相位插值器、眼图监测
RX自适应
14
PLL与时钟生成
LC-VCO/Ring-VCO、PLL带宽、扩频时钟(SSC)、Jitter分解
PLL时钟
15
Equalizer技术深度
CTLE零极点、DFE收敛、FFE前馈、混合均衡架构
均衡CTLE/DFE
16
CDR设计实战
Bang-Bang CDR、线性CDR、相位插值器、锁定检测与频率跟踪
CDR实战
17
SerDes建模与仿真
IBIS-AMI模型、SystemVerilog行为模型、通道仿真、COM指标
建模AMI
18
SerDes测试与验证
ATE方案、Loopback测试、BERT误码率、Jitter容限测试
测试BERT
19
MIPI D-PHY TX设计
HS-TX驱动、LP-TX驱动、阻抗匹配、电压摆幅控制
D-PHY TX驱动
20
MIPI D-PHY RX设计
HS-RX接收器、LP-RX接收器、Termination控制、ULPS
D-PHY RXULPS
21
MIPI C-PHY TX设计
3-Phase编码器、Line Driver、Slew Rate、Common Mode管理
C-PHY TX编码
22
MIPI C-PHY RX设计
3-Phase解码器、Wire-OR检测、Embedded Clock CDR、错误处理
C-PHY RX解码
23
MIPI M-PHY TX设计
PWM调制器、HS Driver、Gear切换逻辑、Hibernus状态机
M-PHY TXPWM
24
MIPI M-PHY RX设计
PWM解调器、HS Receiver、Rate Detection、Wake-up机制
M-PHY RX唤醒
25
MIPI DSI/CSI Controller设计
Packet Based Interface、Lane Distribution、虚拟通道、低功耗控制
控制器DSI/CSI
26
SerDes与MIPI PHY的DFT设计
SCAN链、BIST、Boundary Scan、ATPG覆盖率优化
DFT可测试性
27
SerDes与MIPI PHY的ESD与可靠性
ESD防护、Latch-up预防、Hot Plug设计、Aging效应
ESD可靠性
28
SerDes与MIPI PHY的Layout设计
Analog Layout要点、数字/模拟隔离、电源网络、Shielding
Layout隔离
29
SerDes与MIPI PHY的验证方法学
UVM环境、Real Number Modeling、Co-Simulation、Regression
验证UVM
30
SerDes与MIPI PHY的未来趋势
112Gbps SerDes、MIPI A-PHY车载、Chiplet接口、AI for PHY
前沿趋势