4、AHB协议详解：从入门到实战

各位同学，今天我们来聊聊AHB协议。说实话，AHB是我在项目中打交道最多的总线协议之一。它不像AXI那么复杂，但比APB灵活得多。很多新手一上来就啃AXI，结果被乱序传输和outstanding搞得晕头转向。我个人建议，先把AHB吃透，再去看AXI会轻松很多。

4.1 AHB协议特性

AHB的全称是Advanced High-performance Bus。它是ARM公司AMBA总线体系中的"性能担当"。我当年第一次接触AHB时，最直观的感受就是——这玩意儿真快。

AHB的核心特性，我总结为以下几点：

• 流水线传输：地址相位和数据相位是分开的。说白了，发地址和传数据可以重叠进行。
• 突发传输：支持4拍、8拍、16拍等固定长度突发，也支持不定长突发。
• 多主设备：总线上可以挂多个master，通过仲裁器决定谁占用总线。
• 单周期总线切换：从机可以快速响应，没有等待周期时一拍搞定。
• 非三态实现：这点很重要，AHB用的是多路选择器而不是三态门，对后端实现更友好。

4.2 AHB信号定义

AHB的信号不算多，但每个信号都有它的脾气。我习惯把信号分成几类来记：

信号分类	信号名	方向	说明
全局信号	HCLK	输入	总线时钟，所有信号在上升沿采样
	HRESETn	输入	低电平复位，异步复位同步释放
地址/控制	HADDR[31:0]	Master→Slave	32位地址总线
	HTRANS[1:0]	Master→Slave	传输类型：00 IDLE, 01 BUSY, 10 NONSEQ, 11 SEQ
	HSIZE[2:0]	Master→Slave	传输大小：8/16/32位等
	HBURST[2:0]	Master→Slave	突发类型：SINGLE/INCR/WRAP等
	HWRITE	Master→Slave	读写指示：1写0读
数据	HWDATA[31:0]	Master→Slave	写数据总线
	HRDATA[31:0]	Slave→Master	读数据总线
从机响应	HREADY	Slave→Master	从机准备好信号，高有效
	HRESP[1:0]	Slave→Master	响应类型：00 OKAY, 01 ERROR, 10 RETRY, 11 SPLIT
仲裁	HBUSREQx, HGRANTx, HLOCKx, HMASTER[3:0], HMASTLOCK	多向	仲裁相关信号

这里我特别想提一下HTRANS信号。很多新手搞不清NONSEQ和SEQ的区别。其实很简单：NONSEQ表示新的一笔突发开始了，地址是全新的；SEQ表示这是突发中的后续传输，地址由前一笔地址加上HSIZE自动计算。嗯，这个逻辑搞清楚了，AHB的地址计算你就掌握了八成。

4.3 AHB流水线传输

流水线是AHB的灵魂。我们来看一个典型的读传输时序：

// 伪代码描述AHB流水线读传输
// 时钟周期1：Master发地址 A1，同时发控制信号
// 时钟周期2：Slave返回数据 D1，同时Master发地址 A2
// 时钟周期3：Slave返回数据 D2，同时Master发地址 A3
// 以此类推...

你想想看，如果没有流水线，每笔传输需要两个周期（地址+数据），带宽直接砍半。有了流水线，地址和数据可以重叠，理想情况下每周期都能完成一笔传输。

4.4 AHB突发传输

突发传输是AHB提升效率的另一个利器。它允许master一次发起多笔传输，只需要在第一笔传输时发送地址，后续地址由总线自动计算。

AHB支持的突发类型：

• SINGLE：单笔传输，相当于突发长度为1
• INCR4/INCR8/INCR16：递增突发，长度分别为4/8/16拍
• WRAP4/WRAP8/WRAP16：回环突发，地址到达边界后回绕
• INCR：不定长突发，长度由master决定

这里有个容易混淆的点——WRAP和INCR的区别。我举个例子：假设你访问一个32位的寄存器，起始地址是0x04，做WRAP4突发。地址序列会是：0x04, 0x08, 0x0C, 0x00。看到了吗？到了0x0C之后回绕到了0x00。而INCR4的话，地址会一直递增：0x04, 0x08, 0x0C, 0x10。

4.5 AHB仲裁机制

多master共享总线时，仲裁器就是那个"交通警察"。AHB的仲裁机制其实挺简单的，我画个图你就明白了：

仲裁的核心逻辑其实就三步：

1. 请求阶段：Master拉高HBUSREQx，告诉仲裁器"我要用总线"
2. 授权阶段：仲裁器根据优先级算法，拉高对应Master的HGRANTx
3. 传输阶段：被授权的Master开始驱动地址和控制信号

这里有个细节——HLOCK信号。当Master需要连续占用总线时（比如做原子操作），它会拉高HLOCK。仲裁器看到HLOCK后，就不会把总线授权给其他Master。我在一个DMA控制器项目中就遇到过这个问题，DMA在做链表传输时忘了锁总线，结果被CPU插进来一笔访问，数据全乱了。

4.6 AHB从机设计要点

从机设计是AHB协议中最容易出bug的地方。我总结了几个关键点：

第一，地址译码要干净。从机需要根据HADDR判断是否命中自己的地址空间。我建议用组合逻辑做地址译码，而且一定要考虑地址对齐。比如一个32位宽的从机，HADDR[1:0]必须是2'b00，否则就是非对齐访问。

第二，HREADY信号的控制。这是从机最重要的输出信号。HREADY拉低表示从机忙，需要插入等待周期。但要注意：HREADY不能在一个传输的中途变化。也就是说，一旦HREADY拉高开始传输，就必须完成这拍，不能反悔。

第三，HRESP响应的处理。从机可以返回四种响应：

• OKAY：正常完成，最常用的响应
• ERROR：传输错误，比如访问了不存在的地址
• RETRY：从机忙，让Master重试
• SPLIT：从机需要长时间处理，释放总线给其他Master

RETRY和SPLIT的区别，很多同学搞不清楚。我简单说一下：RETRY时总线还被当前Master占用，其他Master上不来；SPLIT时总线被释放，其他Master可以传输。所以SPLIT的效率更高，但实现也更复杂。

第四，突发传输的边界处理。从机必须正确处理WRAP突发的地址回绕。我见过一个从机设计，WRAP4突发时地址到了边界直接报ERROR，这就是设计缺陷。正确的做法是：地址回绕后继续传输，直到突发结束。

好了，AHB协议的核心内容就这些。记住一句话：AHB的设计哲学是"简单高效"。它不像AXI那样追求极致性能，但在大多数场景下已经足够用了。你把这些要点吃透了，再去设计AHB接口的IP，基本不会出大问题。

---