代码风格与综合陷阱：不规范的RTL写法导致LUT浪费，敏感列表不全，锁存器的意外生成

大家好，我是你们的FPGA讲师。今天咱们聊聊RTL代码风格。

说实话，我见过太多工程师，功能仿真一跑通就急着布局布线。结果呢？综合出来的资源占用吓死人，或者跑着跑着就出bug。嗯，这多半是代码风格埋的雷。

这一章，我把自己踩过的坑、看别人踩过的坑，都给你捋一遍。核心就三个问题：LUT浪费、敏感列表不全、锁存器意外生成。

一、LUT浪费：你写的代码，工具可能看不懂

先问个问题：你知道一个LUT能实现多少逻辑吗？

以Xilinx 7系列为例，一个LUT有6个输入，可以实现任意6输入布尔函数。但如果你代码写得不好，可能一个简单的功能就吃掉好几个LUT。

我遇到过最典型的例子——冗余逻辑。

// 糟糕的写法
always @(*) begin
    if (sel == 2'b00)
        out = a & b;
    else if (sel == 2'b01)
        out = a | b;
    else if (sel == 2'b10)
        out = a ^ b;
    else
        out = a & b;  // 和第一个条件重复！
end

你看，sel=2'b11时，out = a & b，这和sel=2'b00完全一样。综合工具虽然能优化掉一部分，但有些情况它真没那么聪明。

另一个常见问题是位宽不匹配。比如你定义了一个8位的信号，但只用到了低4位。综合工具会保留整个8位逻辑，白白浪费LUT。

// 浪费的写法
reg [7:0] counter;
always @(posedge clk) begin
    if (rst)
        counter <= 8'd0;
    else if (en)
        counter <= counter + 1'b1;  // 其实只需要4位
end

如果counter最大只到15，写成[3:0]就够了。别小看这点，一个设计里几十个这样的信号，LUT浪费就大了。

二、敏感列表不全：仿真和综合结果不一样

这个问题，我估计90%的FPGA工程师都遇到过。

看这段代码：

// 敏感列表不全的写法
always @(a or b) begin
    out = a & b & c;  // c不在敏感列表里！
end

仿真时，如果c变化，out不会更新。但综合工具会把它当成always @(*)来处理，把c也加进去。结果就是：仿真通过，上板失败。

为什么会这样？因为综合工具默认你是想实现组合逻辑，它会自动补全敏感列表。但仿真器不会，它严格按照你写的列表来。

还有更隐蔽的情况——多时钟域。比如：

// 容易出错的写法
always @(posedge clk1 or posedge clk2) begin
    // 两个时钟触发的逻辑
end

这种写法，综合工具会报warning，但很多人直接忽略了。结果就是时序分析没法做，因为工具不知道哪个时钟是主时钟。

三、锁存器意外生成：你以为的寄存器，其实是Latch

锁存器（Latch）是FPGA设计里最讨厌的东西之一。它不像寄存器那样有确定的时序行为，综合工具也很难优化它。

最常见的生成原因——if-else或case语句缺少else/default分支。

// 会生成Latch的写法
always @(*) begin
    if (en)
        out = data;
    // 缺少else分支！
end

当en=0时，out要保持原值。组合逻辑里要保持原值，就只能生成Latch。你想想看，这根本不是你想要的行为吧？

正确的写法：

// 正确的写法
always @(*) begin
    if (en)
        out = data;
    else
        out = 1'b0;  // 或者给个默认值
end

case语句也一样：

// 会生成Latch的写法
always @(*) begin
    case (sel)
        2'b00: out = a;
        2'b01: out = b;
        // 缺少2'b10和2'b11分支！
    endcase
end

// 推荐写法
always @(*) begin
    out = 1'b0;  // 默认值
    case (sel)
        2'b00: out = a;
        2'b01: out = b;
        2'b10: out = c;
        2'b11: out = d;
    endcase
end

还有一个容易忽略的地方——多个if语句。比如：

// 也会生成Latch
always @(*) begin
    if (cond1)
        out = a;
    if (cond2)
        out = b;
    // 如果cond1和cond2同时为0，out保持原值
end

这种写法，综合工具会认为你需要保持状态，于是生成Latch。正确的做法是用if-else if结构，或者用case。

四、知识体系总览

下面这张图，把本章的核心内容串起来了。你可以把它当成一个检查清单，写代码时对照着看。

五、总结与检查清单

好了，这一章的内容就这些。说白了，就是三个字：规范、规范、规范。

我给自己定了个检查清单，每次写完代码都过一遍，分享给你：

检查项	具体内容	是否通过
敏感列表	组合逻辑用@(*)，时序逻辑只列clk和rst	☐
分支完整性	if-else有else，case有default，或先赋默认值	☐
位宽精确	信号位宽是否刚好够用，没有浪费	☐
时钟域	一个always块只用一个时钟	☐
冗余逻辑	检查是否有重复或无效的分支	☐

每次写完代码，花5分钟过一遍这个清单。相信我，这5分钟能帮你省下后面几天的调试时间。

---

公众号:蓝海资料掘金营，微信deep3321