第三章 开发环境搭建：Vivado/Quartus安装指南，License配置，第一个LED闪烁工程的创建与下载

说实话，很多初学者在FPGA入门时，最大的拦路虎不是逻辑设计本身，而是开发环境的搭建。我见过太多人卡在安装、破解、License配置这些环节上，一折腾就是好几天。

这一章，我就带你走一遍完整的流程。咱们以Xilinx的Vivado和Intel的Quartus为例，把环境搭好，再跑通第一个LED闪烁工程。嗯，这就像学编程先写个"Hello World"一样，是FPGA世界的敲门砖。

3.1 开发工具的选择：Vivado还是Quartus？

先说说这两个工具的区别。Vivado是Xilinx（现在叫AMD）家的，Quartus是Intel（原Altera）家的。说白了，你选哪家芯片，就用哪家工具。

我个人习惯是：如果做高端项目，比如需要高速串行收发器、大量DSP资源，我会选Xilinx的Vivado。如果是做工业控制、低成本方案，Intel的Quartus更顺手。

但不管选哪个，核心流程都一样：

  • 设计输入：写Verilog/VHDL代码，或者画原理图
  • 综合：把代码转成门级网表
  • 实现：布局布线，生成比特流
  • 下载：把比特流烧到FPGA芯片里

核心逻辑图：FPGA开发全流程

设计输入 Verilog/VHDL 综合 门级网表 实现 布局布线 下载 比特流烧录 调试迭代 Vivado / Quartus 开发流程 从代码到硬件，一步都不能少

3.2 Vivado安装与License配置

Vivado的安装包很大，动辄几十个GB。我第一次装的时候，下载了一整夜。这里给你几个建议：

  • 版本选择：别追最新版，稳定最重要。我个人推荐Vivado 2020.2或2021.1，这两个版本我用了两年，没出过大问题。
  • 安装路径：不要有中文路径！不要有空格！我见过有人装在"C:\Program Files (x86)"下，结果综合时报错，查了半天才发现是路径问题。
  • 组件选择：如果你是初学者，只勾选"Vivado"和"Vitis"就够了。那些"Documentation"和"Examples"可以后面再补。

小技巧：安装时选择"WebPACK"版本，这是免费的，功能对初学者完全够用。等以后做复杂项目了，再考虑买License。

License配置这块，很多人觉得头疼。其实很简单：

  1. 去Xilinx官网注册账号，申请免费License
  2. 下载License文件（.lic格式）
  3. 打开Vivado，点击"Help" → "Manage License"
  4. 选择"Load License"，导入你的.lic文件

嗯，这里要注意：License绑定的是你电脑的MAC地址。如果你换了网卡或者重装了系统，需要重新申请。我曾经因为换了张无线网卡，折腾了半天才发现是MAC地址变了。

3.3 Quartus安装与License配置

Quartus的安装相对轻量一些。Intel的Quartus Prime有免费版（Lite版），功能受限但够用。

安装步骤：

  • 下载Quartus Prime Lite安装包（约4-6GB）
  • 运行安装程序，选择"Quartus Prime"和"ModelSim"（仿真用）
  • 同样，路径不要有中文

License配置：

  1. Intel的免费License不需要单独申请，安装时自动生成
  2. 如果提示License问题，打开"Tools" → "License Setup"
  3. 指定License文件路径（通常在安装目录下）

注意：Quartus的免费版不支持某些高端器件（比如Arria、Stratix系列）。如果你用的是Cyclone系列，Lite版完全够用。我刚开始做项目时用的就是Cyclone IV，搭配Quartus Lite，跑了两年没出过问题。

3.4 第一个LED闪烁工程

好了，环境搭好了，咱们来写第一个工程。目标很简单：让开发板上的LED以1秒为周期闪烁。

先看代码：

module led_blink (
    input  wire       clk,      // 50MHz 系统时钟
    input  wire       rst_n,    // 复位信号，低电平有效
    output reg        led       // LED输出
);

// 计数器最大值：50MHz = 50,000,000次/秒
// 要产生1秒周期，需要计数到25,000,000（半周期翻转）
parameter MAX_CNT = 25_000_000 - 1;

reg [24:0] cnt;

always @(posedge clk or negedge rst_n) begin
    if (!rst_n) begin
        cnt <= 0;
        led <= 0;
    end else if (cnt == MAX_CNT) begin
        cnt <= 0;
        led <= ~led;  // 翻转LED状态
    end else begin
        cnt <= cnt + 1;
    end
end

endmodule

这段代码的逻辑很简单：

  • 用计数器cnt从0数到24,999,999
  • 每数到最大值，LED翻转一次
  • 这样LED就以1秒为周期闪烁了

你想想看，为什么是25,000,000？因为50MHz时钟每秒有50,000,000个周期，我们要让LED亮半秒、灭半秒，所以半周期就是25,000,000个时钟周期。

3.5 在Vivado中创建工程

步骤很简单，跟着走：

  1. 打开Vivado，点击"Create Project"
  2. 输入工程名（比如"led_blink"），选择保存路径
  3. 选择"RTL Project"，勾选"Do not specify sources at this time"
  4. 选择器件：根据你的开发板型号选。比如我用的是Xilinx Artix-7，就选xc7a35tcsg324-1
  5. 点击Finish

然后添加源文件：

  • 在"Sources"窗口右键 → "Add Sources"
  • 选择"Add or create design sources"
  • 新建一个Verilog文件，把上面的代码粘贴进去

接下来是约束文件。约束文件告诉工具，你的时钟引脚、LED引脚对应芯片的哪个物理管脚。

# 时钟引脚约束
set_property PACKAGE_PIN R4 [get_ports clk]
set_property IOSTANDARD LVCMOS33 [get_ports clk]

# LED引脚约束
set_property PACKAGE_PIN U16 [get_ports led]
set_property IOSTANDARD LVCMOS33 [get_ports led]

# 复位引脚约束
set_property PACKAGE_PIN T8 [get_ports rst_n]
set_property IOSTANDARD LVCMOS33 [get_ports rst_n]

# 时钟周期约束
create_clock -period 20.000 [get_ports clk]

嗯，这里要注意：引脚编号要根据你的开发板原理图来填。我上面写的R4、U16只是示例，别直接抄。

3.6 综合、实现与下载

代码写好了，约束也配好了，接下来就是跑流程：

  1. 综合：点击"Run Synthesis"，等几分钟。如果报错，看错误信息，通常是语法问题或引脚约束不对。
  2. 实现：综合通过后，点击"Run Implementation"。这一步比较慢，可以喝杯咖啡。
  3. 生成比特流：实现完成后，点击"Generate Bitstream"。

下载到开发板：

  • 连接好下载器（通常是JTAG线）
  • 点击"Open Hardware Manager"
  • 点击"Auto Connect"，识别到设备后
  • 右键设备 → "Program Device"，选择生成的.bit文件
  • 点击"Program"

如果一切顺利，你会看到开发板上的LED开始闪烁。那一刻的感觉，说实话，挺有成就感的。

避坑指南：我曾经遇到过下载后LED不亮的情况。检查了半天，发现是复位引脚没接好。很多开发板的复位引脚默认是高电平，而我的代码里用的是低电平复位。所以记得检查你的开发板原理图，确认复位信号的电平极性。

3.7 在Quartus中创建工程

流程和Vivado大同小异：

  1. 打开Quartus，点击"New Project Wizard"
  2. 输入工程名和路径
  3. 选择器件（比如Cyclone IV EP4CE6F17C8）
  4. 添加Verilog源文件
  5. 设置约束（在Quartus里叫"Pin Planner"）

Quartus的约束文件是.sdc格式，内容类似：

# 时钟约束
create_clock -period 20.000 [get_ports clk]

# 引脚分配（在Pin Planner里图形化操作更方便）
set_location_assignment PIN_23 -to clk
set_location_assignment PIN_87 -to led
set_location_assignment PIN_90 -to rst_n

综合和下载的步骤也差不多：点击"Start Compilation"，等编译完成，然后打开"Programmer"，选择.sof文件，点击"Start"。

3.8 常见问题与解决

问题 可能原因 解决方法
综合时报错"语法错误" 代码中漏了分号或begin/end不匹配 检查代码，特别是always块和endmodule
实现时报错"时序不满足" 时钟频率太高或逻辑路径太长 降低时钟频率，或优化代码结构
下载时找不到设备 驱动没装好或JTAG线没接对 重新安装下载器驱动，检查接线
LED不亮或不闪烁 引脚约束错误或复位极性不对 核对原理图，检查复位逻辑

说实话，第一次跑通工程的感觉，就像你写的代码第一次在屏幕上打印出"Hello World"一样。虽然只是让一个LED闪烁，但这意味着你已经掌握了FPGA开发的基本流程。后面的路，就好走了。

嗯，这一章的内容就到这里。环境搭好了，第一个工程也跑通了，接下来就可以开始真正学习逻辑设计了。

专注资料整理

← 上一章 📖 返回目录 下一章 →