01
CPLD概述与选型
CPLD是什么？CPLD与FPGA的区别、主流厂商及选型策略
基础选型
02
开发环境搭建
Quartus / Lattice Diamond / Vivado 安装、License、第一个工程
工具环境
03
硬件描述语言基础 (Verilog)
模块结构、wire/reg、运算符、assign、always块
Verilog语法
04
组合逻辑设计
基本门电路、多路选择器、译码器、加法器、乘法器
组合逻辑仿真
05
时序逻辑设计
DFF、Latch、计数器、分频器、移位寄存器
时序寄存器
06
有限状态机 (FSM)
Moore/Mealy、三段式、状态编码 (二进制/格雷/独热)
FSM编码
07
CPLD内部资源详解
宏单元、乘积项、PIA、I/O结构
架构资源
08
时序约束入门
create_clock、输入/输出延迟、false_path、multicycle
时序约束
09
仿真与验证
Testbench、ModelSim/Questa、波形查看、功能/时序仿真
仿真验证
10
常用IP核集成
PLL、FIFO、ROM/RAM例化、计数器IP
IP集成
11
引脚分配与PCB设计
Pin Planner、I/O标准 (LVCMOS/LVTTL/SSTL)、信号完整性
PCB引脚
12
功耗分析与优化
静态/动态功耗、门控时钟、使能信号、功耗估算
功耗优化
13
调试技巧
Signal Tap / ChipScope、探针插入、触发条件
调试逻辑分析
14
版本控制与团队协作
Git在HDL项目、.gitignore、代码审查流程
Git协作
15
设计文档撰写
需求/架构/接口文档、测试报告模板
文档规范
16
SPI通信协议实现
主从模式、CPOL/CPHA、Verilog实现与仿真
SPI通信
17
I2C通信协议实现
总线仲裁、起始/停止、读写、多从机
I2C总线
18
UART串口设计
波特率发生器、收发模块、奇偶校验、回环
UART串口
19
PWM生成与电机控制
PWM原理、占空比调节、直流电机/舵机实例
PWM电机
20
按键消抖与LED控制
硬件/软件消抖、状态机消抖、呼吸灯
消抖LED
21
数码管与LCD驱动
七段数码管静态/动态、1602 LCD时序
显示驱动
22
ADC/DAC接口设计
并行ADC、SPI ADC、PWM DAC
ADCDAC
23
外部存储器接口
SRAM读写、SDRAM初始化/刷新、Flash控制器
存储器接口
24
中断系统设计
中断请求、优先级、向量表、CPLD模拟中断
中断系统
25
安全性与可靠性设计
看门狗、CRC、三模冗余、上电复位
可靠性安全
26
可测试性设计 (DFT)
扫描链、边界扫描 (JTAG)、内建自测试 (BIST)
DFT测试
27
系统集成与验证
顶层连接、多时钟域、异步同步化、系统级仿真
集成验证
28
生产测试与量产
ATE向量、良率分析、CPLD编程/烧录、序列号
量产测试
29
案例实战1：智能传感器采集
SPI传感器 + UART输出 + LCD显示
实战传感器
30
案例实战2：简易逻辑分析仪
8通道、1Msps、USB传输、上位机显示
实战逻辑分析