一、CPLD概述与选型：CPLD是什么？CPLD与FPGA的区别、主流CPLD厂商及选型策略
1.1 CPLD到底是什么？
CPLD，全称是Complex Programmable Logic Device，复杂可编程逻辑器件。说白了，它就是一块可以让你「重新连线」的芯片。
你想想看，传统的数字电路是用一堆74系列芯片搭出来的。一旦焊好，功能就固定了。想改？重新画板子、重新焊接，折腾死人。CPLD的出现，就是为了解决这个问题——你可以在电脑上画好逻辑图，然后通过一根下载线「烧」进芯片里。想改功能？重新烧一次就行。
我个人习惯把CPLD理解成「硬件版的软件」。它不像CPU那样一条一条执行指令，而是所有逻辑同时工作。这也是它速度快、延迟低的原因。
核心特点：
- 基于EEPROM/Flash工艺，掉电不丢配置
- 内部结构以「乘积项」为主，适合做组合逻辑和简单状态机
- 引脚到引脚的延迟可预测，通常在几纳秒到十几纳秒
- 逻辑规模较小，一般在几十到几百个宏单元
我在项目中遇到过一位同事，非要用FPGA做一个简单的地址译码器。结果呢？FPGA上电要加载配置，延迟了几十毫秒才工作，系统直接报错。换成CPLD，上电即用，问题瞬间解决。这就是选对器件的重要性。
1.2 CPLD与FPGA的区别
很多新手会问：CPLD和FPGA到底有啥区别？不都是可编程逻辑吗？
嗯，这个问题我当年也困惑过。其实两者的核心区别在于内部架构。
| 对比项 | CPLD | FPGA |
|---|---|---|
| 内部结构 | 基于乘积项（PAL结构） | 基于查找表（LUT） |
| 配置方式 | EEPROM/Flash，上电即用 | SRAM，需外部配置芯片 |
| 逻辑规模 | 小到中等（几十到几百宏单元） | 中到超大（几千到百万级LUT） |
| 时序特性 | 延迟可预测，pin-to-pin固定 | 延迟与布线相关，需STA分析 |
| 适用场景 | 胶合逻辑、地址译码、简单控制 | 复杂算法、高速接口、SoC设计 |
| 功耗 | 较低，静态功耗小 | 较高，动态功耗大 |
| 价格 | 几元到几十元 | 几十元到上万元 |
为什么会这样？因为CPLD的乘积项结构决定了它的延迟是「固定」的——无论你写多复杂的逻辑，信号从输入到输出的路径长度基本不变。而FPGA的LUT加布线网络，逻辑越复杂，走线越长，延迟就越难控制。
我记得有一次做工业控制项目，客户要求所有信号延迟必须小于5ns。用FPGA做，时序分析跑了好几天，最后还是有几条路径不满足。换成CPLD，随便一写就过了。这就是架构带来的差异。
选型小贴士：如果你的设计主要是组合逻辑、状态机不超过几十个状态、对延迟有硬性要求——优先考虑CPLD。如果你需要做DSP、高速串行收发、或者逻辑规模超过500个宏单元——那就老老实实用FPGA吧。
1.3 主流CPLD厂商
目前市场上主流的CPLD厂商就三家：Altera（现Intel）、Lattice、Xilinx（现AMD）。
1.3.1 Altera/Intel MAX系列
Altera的MAX系列是CPLD界的「老大哥」。从最早的MAX 7000，到后来的MAX II、MAX 10，一路走来，市场占有率一直很高。
- MAX II：我最常用的系列。采用Flash工艺，上电即用。逻辑规模从240到2210个宏单元。价格便宜，几块钱就能买到小规模的。
- MAX 10：这个其实是个「跨界」产品。它内部既有Flash配置区，又有SRAM，可以当成CPLD用，也能当成小FPGA用。我建议新手可以从MAX 10入手，学习成本低。
- 开发工具：Quartus Prime，免费版够用。
1.3.2 Lattice MachXO系列
Lattice在CPLD领域是个「狠角色」。它的MachXO系列主打低功耗和小封装，特别适合便携设备和工业控制。
- MachXO2：功耗极低，静态功耗只有几十微安。我做过一个手持设备，电池供电，用MachXO2做逻辑控制，一块电池能用半年。
- MachXO3：性能更强，支持更多I/O标准。适合做显示接口、传感器桥接等。
- 开发工具：Lattice Diamond，免费版功能完整。
注意：Lattice的芯片封装通常比较小，手工焊接难度大。如果你还在用洞洞板做实验，建议先选Altera的TQFP封装，引脚间距大，好焊。
1.3.3 Xilinx/AMD CoolRunner系列
Xilinx的CPLD产品线叫CoolRunner。说实话，这个系列在市场上存在感不如前两家强，但它的特点是「快」。
- CoolRunner II：引脚到引脚的延迟可以做到3.5ns，是业界最快的CPLD之一。适合做高速信号处理、时钟分频等。
- 开发工具：Vivado或ISE。不过Xilinx现在主推FPGA，CPLD的更新速度明显慢了。
我个人建议：除非你有特殊的高速需求，否则CoolRunner系列可以往后放一放。毕竟工具链和生态不如前两家成熟。
1.4 选型策略
选型这件事，说白了就是「匹配需求」。我见过太多人拿着FPGA的思维去选CPLD，结果不是浪费钱就是功能不够用。
下面是我总结的选型五步法：
- 算规模：先估算你的设计需要多少宏单元。一般经验是：一个简单的状态机需要10-20个宏单元，一个8位计数器需要8个，一个地址译码器需要5-10个。留出30%的余量。
- 看速度：你的系统时钟是多少？CPLD的延迟通常在3-15ns之间。如果时钟超过100MHz，建议选CoolRunner或MachXO3。
- 数引脚：CPLD的引脚数通常不多，从32到256个不等。先确定你需要多少I/O，再选封装。
- 定功耗：电池供电？选Lattice MachXO2。工业现场供电？Altera MAX系列更皮实。
- 看工具：你熟悉哪个开发环境？Quartus还是Diamond？选熟悉的工具链能省一半时间。
避坑指南：我曾经在一个项目中选了Altera MAX II，结果发现它的I/O电压只有3.3V和2.5V，而我的传感器需要5V电平。最后不得不在外面加了一堆电平转换芯片，板子面积翻了一倍。所以选型时一定要看清楚I/O标准支持哪些电压。
1.5 知识体系总览
下面这张图是我自己画的CPLD选型决策流程，帮你快速理清思路：
这张图把选型过程简化成了四个步骤。你只要按顺序走一遍，基本不会选错。当然，实际项目中可能会有一些特殊需求，比如需要内置ADC、需要差分信号等，这时候就要回头看看数据手册了。
我的习惯：每次选型前，我都会先画一张「需求清单」，把逻辑规模、速度、I/O、功耗、价格、封装尺寸全部列出来。然后拿着这张表去对比三家厂商的选型手册。这样做的好处是——不会漏掉关键参数，也不会被销售忽悠。
好了，CPLD的概述和选型就聊到这里。记住一句话：选型不是选最贵的，也不是选最便宜的，而是选最合适的。下一章我们会深入CPLD的内部架构，看看那些乘积项到底是怎么工作的。
公众号:蓝海资料掘金营，微信deep3321