2. 硬件调试工具：逻辑分析仪、示波器、万用表在CPLD调试中的应用

做CPLD调试，说白了就是跟信号打交道。你写的代码到底跑没跑对？管脚上的电平对不对？时序有没有满足要求？这些问题，光靠眼睛看代码是看不出来的。这时候就得请出我们的三大硬件法宝：逻辑分析仪、示波器、万用表。

这三样东西，各有各的脾气。我刚开始做CPLD项目那会儿，总觉得有个示波器就万事大吉了。后来踩了不少坑才明白——选对工具，比会用工具更重要。

2.1 万用表：最基础，也最容易被忽视

很多人觉得万用表太简单，不就是测个电压电阻嘛。嗯，这话没错。但在CPLD调试中，万用表的作用远不止这些。

我个人的习惯是：上电之前，先用万用表打一遍。

• 测电源对地电阻：防止焊接短路，一烧就是一片
• 测VCCIO电压：CPLD的IO bank电压不对，信号怎么都不对
• 测JTAG信号线通断：下载线接触不良，折腾半天以为是代码问题
• 测外部晶振引脚：确认晶振起振了，频率对不对

我曾经遇到过一个问题：CPLD怎么都下载不进去程序。折腾了两天，换芯片、换下载器、重装软件……最后用万用表一量，JTAG的TCK引脚虚焊了。你说冤不冤？

2.2 示波器：看信号的“真面目”

示波器是硬件工程师的眼睛。CPLD输出的信号到底长什么样？上升沿够不够陡？有没有毛刺？这些只有示波器能告诉你。

但示波器有个硬伤——通道数太少。一般就2通道或4通道。你想同时看8根数据线？没门。

那示波器在CPLD调试中到底看什么？

• 时钟信号质量：有没有抖动？幅值够不够？
• 关键控制信号：比如复位、使能、片选这些“命根子”信号
• 电源纹波：CPLD对电源很敏感，纹波大了容易误动作
• 信号完整性：过冲、振铃、反射，这些都会导致逻辑错误

我记得有一次，一个计数器老是莫名其妙地多计一个数。用逻辑分析仪看波形，完全正常。后来用示波器一看，时钟线上有个窄毛刺，刚好落在敏感沿上。嗯，这就是典型的信号完整性问题。

2.3 逻辑分析仪：CPLD调试的“王牌”

逻辑分析仪，这才是CPLD调试的真正主力。为什么？因为CPLD本质上就是个数字电路，我们关心的就是“0”和“1”。逻辑分析仪可以同时抓几十路信号，还能设置触发条件，简直是调试神器。

我个人最常用的几个场景：

1. 验证状态机跳转：把状态寄存器的值引出来，看状态机是不是按预期走的
2. 分析总线时序：比如I2C、SPI，看地址、数据、控制信号是不是对齐的
3. 抓取偶发故障：设置触发条件，等故障出现时自动捕获
4. 测量信号延迟：从输入到输出，到底延迟了多少个时钟周期

你想想看，如果不用逻辑分析仪，你怎么知道一个状态机在某个条件下跳错了？靠猜吗？

2.4 三者的配合使用

说了这么多，这三样东西到底怎么配合？我画了一张图，你看完就明白了。

这张图其实就说明了一个道理：调试不是一上来就上逻辑分析仪。我见过很多新手，板子一拿过来就夹逻辑分析仪，结果抓了半天发现是电源没焊好。你说这时间花得冤不冤？

2.5 实战案例：一个I2C调试的完整过程

讲个真实的例子吧。有一次我调试一个CPLD和EEPROM的I2C通信，死活读不到数据。我是这么一步步排查的：

步骤	工具	操作	发现
1	万用表	测VCCIO电压、测SDA/SCL上拉电阻	上拉电阻焊错了，4.7k焊成了47k
2	示波器	看SCL时钟波形	时钟频率正确，但上升沿太缓
3	逻辑分析仪	抓取完整I2C通信过程	发现从机地址发送后，没有收到ACK
4	示波器	放大看ACK位波形	SDA在ACK位被拉低，但CPLD采样点没采到

你看，三个工具轮番上阵，问题才水落石出。最后发现是CPLD的I2C模块里，采样时钟相位设置错了。改了一行代码，搞定。

2.6 避坑指南

做CPLD调试这么多年，有些坑我是一路踩过来的。分享几个给你：

• 探头接地要短：示波器探头的地线夹子越长，测到的高频信号越假。我习惯用弹簧接地针。
• 逻辑分析仪的采样率要够：至少是信号频率的4倍。测50MHz信号，采样率至少200MHz。
• 不要同时夹太多信号：逻辑分析仪的探头有寄生电容，夹多了会影响信号质量。
• 万用表测电阻时要断电：这个不用我多说了吧？烧过表的人都知道。

我曾经有一次，逻辑分析仪夹了16根信号线，结果CPLD死活不工作。拔掉一半，好了。嗯，探头电容太大，把信号都拉垮了。

好了，关于硬件调试工具，我就讲这么多。记住一句话：工具是死的，人是活的。用对工具，事半功倍。

---

公众号:蓝海资料掘金营，微信deep3321