一、CPLD入门：从一块“万能积木”说起
大家好，我是你们的硬件设计引路人。今天咱们聊聊CPLD——这个在数字电路世界里，既古老又充满活力的器件。
我第一次接触CPLD，是在大学实验室里。当时老师扔给我一块开发板，说：“把它当成一堆可以随意连接的门电路。” 说实话，当时我一脸懵。但后来我才明白，这个比喻其实非常贴切。
1.1 什么是CPLD？
CPLD，全称是Complex Programmable Logic Device，复杂可编程逻辑器件。说白了，它就是一种可以通过编程来改变内部逻辑功能的芯片。
你想想看，传统的数字电路，比如74系列芯片，功能是固定的。一个与非门，永远只能做与非运算。但CPLD不一样。你可以把它想象成一块“万能积木”。今天我想搭一个计数器，明天想搭一个译码器，后天想搭一个状态机……只要在电脑上写写代码，下载进去，它就能变成你想要的电路。
它的内部结构，主要由三部分组成：
- 逻辑宏单元（Logic Macrocell）：这是CPLD的核心，每个宏单元包含一个可编程的与或阵列和一个触发器。说白了，就是能实现各种组合逻辑和时序逻辑的小单元。
- 可编程互连（Programmable Interconnect）：就像电路板上的走线，负责把各个宏单元连接起来。
- I/O控制块（I/O Control Block）：负责芯片与外部世界的通信，可以配置成输入、输出或双向引脚。
核心理解： CPLD的本质，是一个由大量“与或阵列”构成的、可编程的“门海”。你写的代码，最终会变成一张巨大的真值表，烧录到芯片里。
1.2 CPLD与FPGA的区别
很多新手会问：“CPLD和FPGA到底有啥区别？” 这个问题，我当年也纠结了很久。其实，它们俩是“表兄弟”，但性格完全不同。
我习惯用一个比喻：CPLD是“硬件连线”，FPGA是“软件查表”。
- 架构不同：CPLD基于乘积项（Product Term）结构，逻辑密度相对较小，但延迟可预测。FPGA基于查找表（LUT）结构，逻辑密度大，但延迟与布线有关。
- 存储方式不同：CPLD通常使用EEPROM或Flash工艺，掉电不丢失。FPGA大多使用SRAM工艺，掉电就丢，需要外挂配置芯片。
- 应用场景不同：CPLD适合做“胶合逻辑”（Glue Logic）、地址译码、简单控制等。FPGA适合做复杂的数字信号处理、高速接口、CPU内核等。
| 对比项 | CPLD | FPGA |
|---|---|---|
| 基本单元 | 逻辑宏单元（乘积项） | 逻辑单元（查找表+触发器） |
| 逻辑密度 | 小到中等（几百到几千个宏单元） | 中等到超大（几万到几百万个逻辑单元） |
| 掉电保持 | 是（非易失） | 否（易失，需配置芯片） |
| 延迟特性 | 可预测，固定延迟 | 与布线相关，延迟不确定 |
| 典型应用 | 接口转换、地址译码、简单状态机 | 高速通信、图像处理、AI加速 |
| 开发难度 | 相对简单，上手快 | 相对复杂，需考虑时序约束 |
我的经验： 如果你只是做简单的逻辑粘合，比如把几个信号合并、分频、或者做个小状态机，CPLD是首选。它启动快、成本低、设计简单。我曾经在一个项目中，用一片几块钱的CPLD，替代了原来板子上七八片74系列芯片，不仅省了空间，还降低了功耗。
1.3 CPLD的应用场景
CPLD虽然“年纪”不小了，但在很多领域依然活跃。我总结了几类典型场景：
- 胶合逻辑（Glue Logic）：这是CPLD最经典的用法。比如，把CPU的地址总线和控制信号，通过CPLD译码后，生成片选信号给不同的外设。我做过一个项目，用CPLD把ARM芯片的并行总线，转成几个SPI接口，驱动多个传感器。
- 接口转换：比如把并行数据转成串行，或者把LVTTL电平转成LVDS。CPLD的I/O可以灵活配置，非常适合做这种“翻译”工作。
- 系统控制与状态机：比如上电时序控制、复位逻辑、按键消抖、简单的协议解析（如I2C、SPI的从机）。
- 原型验证：在FPGA项目开发初期，可以用CPLD先验证部分逻辑功能，因为CPLD编译快、调试方便。
避坑指南： 我曾经在一个项目中，试图用CPLD实现一个复杂的FIR滤波器。结果发现，CPLD的宏单元数量根本不够，而且乘积项结构做乘法非常低效。最后不得不换成了FPGA。所以，CPLD不适合做大量运算或需要大量存储器的设计。
1.4 CPLD开发流程概览
好了，理论说完了，咱们看看实际怎么干活。CPLD的开发流程，其实和FPGA很像，但更简单一些。我把它总结为五个步骤：
- 设计输入：用硬件描述语言（VHDL或Verilog）或者原理图，描述你想要的电路功能。我个人习惯用Verilog，因为它语法更灵活，写起来快。
- 功能仿真：在电脑上模拟你的设计，看看逻辑对不对。这一步很重要，能发现很多低级错误。
- 综合与实现：把代码“翻译”成芯片能识别的网表，然后进行布局布线。说白了，就是把你写的逻辑，映射到芯片内部的宏单元和互连线上。
- 时序仿真（可选）：考虑实际走线延迟，看看电路能不能在目标频率下稳定工作。对于CPLD来说，这一步通常可以跳过，因为它的延迟是固定的。
- 下载配置：把生成的编程文件（通常是.jed或.pof文件），通过下载器烧录到CPLD芯片里。烧录完成后，芯片就“活”了。
下面这张图，是我自己画的开发流程，你可以保存下来，以后每次做项目都对照着看。
嗯，这里要注意一点：CPLD的开发工具，主流的有两家——Intel（原Altera）的Quartus II和Lattice的ispLEVER。我个人推荐新手从Lattice的芯片开始，因为它的开发环境更轻量，而且有很多便宜的开发板。
好了，这一章的内容就到这里。CPLD的世界，其实没有想象中那么神秘。它就是一个可以反复编程的“硬件积木”，你给它什么代码，它就变成什么电路。下一章，我们会真正动手，搭建开发环境，写第一行代码。
公众号:蓝海资料掘金营，微信deep3321