一、信号完整性概述
1.1 什么是信号完整性？
信号完整性，简称SI。说白了，就是保证信号在传输过程中不走样。
你想想看，芯片内部有成千上万条连线。信号从A点传到B点，理想情况下应该是一模一样的。但现实呢？波形会变形、会延迟、甚至会串到隔壁线上去。
我个人习惯把SI问题比作「打电话」。你在安静的房间说话，对方听得清清楚楚。但如果在嘈杂的菜市场，声音会被干扰、被淹没。深亚微米工艺下的芯片内部，就是那个菜市场。
核心定义：信号完整性是指信号在传输路径上保持其原始波形特征的能力。包括幅度、时序、形状三个维度。
1.2 为什么深亚微米/纳米工艺下SI问题日益突出？
这个问题我经常被问到。其实原因很直观，就三点：
- 尺寸缩小，间距变小——线宽从微米级降到纳米级，线间距也跟着缩。耦合电容急剧增大，串扰自然就严重了。
- 频率越来越高——现在芯片动不动跑几GHz。信号上升时间越来越短，反射和振铃问题就冒出来了。
- 电源电压降低——从5V降到1V以下，噪声容限越来越小。以前能忍的噪声，现在直接导致逻辑翻转错误。
我记得十年前做0.18μm工艺时，SI问题基本不用太操心。现在做7nm、5nm，SI已经成为必须优先考虑的因素。不夸张地说，SI做不好，芯片流片回来就是废片。
注意：很多新手以为SI是后端工程师的事。其实前端设计时就要考虑SI，比如驱动强度选择、拓扑结构设计。等到后端再改，代价就大了。
1.3 SI问题的三大类
SI问题虽然看起来复杂，但归纳起来就三大类。我习惯用「三座大山」来记：
1.3.1 反射
反射是什么？信号走到传输路径上，遇到阻抗不连续的地方，一部分能量被弹回来。
我在项目中遇到过最典型的例子：一个DDR接口，信号线走线过长，末端没做匹配。结果波形上出现了明显的过冲和下冲，幅度超过1V。芯片直接误触发，数据全乱套。
反射的影响：
- 过冲/下冲——可能损坏器件
- 振铃——信号稳定时间变长，影响时序
- 台阶效应——逻辑电平判断错误
避坑指南：我曾经在高速总线设计中，因为忽略了过孔带来的阻抗突变，导致反射严重。后来加了个串联电阻做源端匹配，问题就解决了。记住：阻抗连续性是反射问题的核心。
1.3.2 串扰
串扰，就是一根线上的信号干扰了旁边的线。原因很简单——电磁耦合。
串扰分两种：
- 容性串扰——通过寄生电容耦合，主要影响信号幅度
- 感性串扰——通过互感耦合，主要影响信号时序
你想想看，一条线跳变时，旁边的线会感应出噪声。如果受害线正好处于高阻态，那噪声幅度可能大到翻转逻辑。
我记得有个项目，芯片内部一条长走线旁边是时钟线。结果时钟的每次跳变都在数据线上感应出毛刺。数据采样时频频出错。后来把间距拉大，中间加屏蔽地线，才搞定。
关键参数：串扰大小与线间距成反比，与平行长度成正比，与信号上升时间成反比。频率越高，串扰越严重。
1.3.3 电源噪声
电源噪声，说白了就是供电不稳。芯片内部逻辑翻转时，瞬间电流很大。如果电源网络阻抗太高，就会产生电压跌落。
电源噪声的影响：
- 电压跌落——门延迟变大，时序违例
- 地弹——输出信号参考地电平波动，导致误触发
- 同步开关噪声(SSO)——大量IO同时翻转，电源瞬间崩溃
我曾经遇到一个案例：芯片在低功耗模式下工作正常，但全速运行时频繁死机。查了三天，发现是电源网络去耦电容不够。核心电压在逻辑翻转时跌了0.3V，时序全乱了。
注意：电源噪声问题往往被忽视。很多工程师只盯着信号路径，忘了电源路径。其实电源完整性(PI)和信号完整性(SI)是分不开的。电源不稳，信号一定出问题。
1.4 SI问题对芯片功能/性能的影响
SI问题不是理论问题，是实实在在影响芯片能不能用的关键因素。
| SI问题类型 | 功能影响 | 性能影响 |
|---|---|---|
| 反射 | 逻辑误判、数据错误 | 降低工作频率、增加建立/保持时间 |
| 串扰 | 毛刺触发、数据翻转 | 增加时序不确定性、降低噪声容限 |
| 电源噪声 | 逻辑翻转失败、死机 | 限制最高频率、增加功耗 |
嗯，这里要注意：SI问题往往是连锁反应。反射可能引起串扰，串扰可能加剧电源噪声。所以做SI优化时，要系统性地看问题，不能头痛医头。
一句话总结：信号完整性做不好，芯片要么跑不快，要么跑不稳，最坏的情况是根本跑不起来。
1.5 本章知识体系
下面这张图是我自己整理的SI知识框架，帮你理清思路：
这张图把本章的核心内容串起来了。从定义出发，到三大问题，再到原因和影响，最后引出优化方向。后面的章节，我们会逐一深入每个优化技术。
个人建议：学SI不要死记硬背。最好的方法是结合项目去理解。下次你遇到芯片工作不稳定，先想想是不是反射？是不是串扰？是不是电源问题？按这个思路排查，效率会高很多。
公众号:蓝海资料掘金营，微信deep3321