3、电源网络设计基础：电源网格（Power Grid）结构，VDD/VSS分布，顶层金属与底层金属的电流承载差异
电源网络设计，说白了就是给芯片里的每个晶体管「喂电」。你想想看，几亿个管子同时开关，电流需求瞬间变化，要是供电跟不上，电压一掉，整个芯片就罢工了。我刚开始做后端时，总觉得电源网络不就是铺几层金属嘛，直到有一次项目在IR drop上栽了跟头，才明白这里面的门道有多深。
3.1 电源网格（Power Grid）的基本结构
电源网格，我们通常叫它Power Grid。它的核心思路就四个字：纵横交错。
顶层用宽金属走水平方向的主干线，我们叫它Power Stripe。底层用窄金属走垂直方向的支线，叫它Power Rail。中间再用Via把它们连起来。这样一层一层叠上去，就像城市的供水管网——主干道粗，支路细，最终送到每个用户家里。
关键点：Power Grid的设计目标是用最少的金属资源，把电流均匀地送到每个标准单元。说白了，就是「少花钱，多办事」。
我个人习惯把Power Grid分成三个层级：
- 顶层网格（Top Grid）：用最厚的顶层金属，走宽线，间距大。负责从PAD把电流接进来，分配到各个区域。
- 中间层网格（Intermediate Grid）：用中间层金属，线宽适中，间距缩小。负责把电流从顶层往下「接力」传递。
- 底层网格（Bottom Grid）：用最薄的底层金属，走细线，间距最小。直接给标准单元供电。
这里我画了一张图，帮你直观理解这个三层结构：
3.2 VDD/VSS的分布策略
VDD和VSS怎么分布？这个问题看似简单，实际坑很多。我见过不少新手把VDD和VSS铺得密密麻麻，结果面积浪费了，IR drop反而没改善。
常用的分布策略有这几种：
- 交替条带（Alternating Stripe）：VDD和VSS的Power Stripe交替排列。比如VDD走第1、3、5条，VSS走第2、4、6条。这种结构对称性好，电流回路短。
- 双环结构（Dual Ring）：芯片外围用VDD和VSS各围一圈环，内部再用网格连接。适合IO密集的设计。
- 区域独立（Per-Region）：不同电压域用独立的Power Grid。比如核心区1.0V，IO区3.3V，各自独立供电。
我的经验：对于大型SoC，我建议用交替条带+区域独立混合方案。核心逻辑区用交替条带，模拟IP区用区域独立。这样既保证了供电均匀性，又避免了不同电压域之间的串扰。
VDD/VSS的分布密度怎么定？这里有个经验公式：
Stripe间距 = (允许的IR drop) × (金属厚度) / (单位长度电流密度 × 金属电阻率)嗯，公式看着复杂，实际用的时候，我一般先按经验值设一个初始间距，比如50μm到100μm，然后跑IR drop分析，再迭代优化。
3.3 顶层金属与底层金属的电流承载差异
这个问题，我当年踩过坑。有一次做28nm的芯片，顶层金属用了M7（3μm厚），底层金属用了M1（0.1μm厚）。我心想反正都是铜，电流密度应该差不多吧？结果一跑EM分析，M1上的电流密度超标了3倍！
为什么会这样？原因有三：
- 厚度差异：顶层金属厚度通常是底层金属的10~30倍。同样线宽，顶层能走的电流大得多。
- 散热条件不同：底层金属紧贴衬底，散热好，但衬底温度高（通常85℃~105℃），反而加速了电迁移。顶层金属离衬底远，散热差，但温度相对低一些。
- 工艺限制：底层金属的晶粒更小，晶界更多，电迁移的扩散路径更短，更容易失效。
我整理了一个对比表，方便你直观理解：
| 参数 | 顶层金属（M6/M7） | 底层金属（M1/M2） |
|---|---|---|
| 典型厚度 | 2~4 μm | 0.1~0.3 μm |
| 最大电流密度（DC） | 10~30 mA/μm | 1~3 mA/μm |
| 典型线宽 | 5~20 μm | 0.1~0.5 μm |
| EM失效时间 | 长（>10年） | 短（需仔细检查） |
| 主要用途 | 全局供电、时钟树 | 局部供电、信号线 |
⚠️ 避坑指南：我曾经在一个项目中，为了省面积，把M1的Power Rail宽度从0.5μm缩到了0.3μm。结果EM分析直接报错——电流密度超标40%。后来不得不重新调整Power Grid的Via密度，才把电流分流下去。记住：底层金属的电流密度上限，往往是整个电源网络的瓶颈。
3.4 设计中的实际考量
讲完了理论，说说实际设计中的几个要点：
- Via的密度要足够：顶层到中间层、中间层到底层的Via，数量要够。我一般保证每10μm×10μm至少有一个Via。否则电流会「堵车」。
- 注意电流回流路径：VDD和VSS的网格要对称。如果VDD铺得很密，VSS铺得很疏，电流回流路径变长，IR drop反而更大。
- 考虑工艺角：不同工艺角下，金属电阻率会变化。我习惯在SS（慢工艺角）下做EM分析，因为此时电阻最大，电流密度最差。
嗯，这里还要提一句：顶层金属虽然电流承载能力强，但它的电阻也小，容易在芯片边缘形成「电流聚集效应」。我见过一个设计，顶层Power Stripe在芯片角落处电流密度超标，就是因为电流都往电阻最小的路径跑了。解决办法是在角落处加一些「电流限制」的窄线，或者增加Via的分布密度。
好了，电源网络设计的基础就这些。说白了，顶层金属负责「运输」，底层金属负责「配送」。你只要记住这个比喻，设计的时候就不会跑偏。
一句话总结：Power Grid的设计，就是用最少的金属资源，在满足IR drop和EM约束的前提下，把电流均匀送到每个晶体管。顶层金属粗而疏，底层金属细而密，中间用Via搭桥——这就是电源网络的「黄金法则」。
公众号：蓝海资料掘金营，微信deep3321