第一章：薄膜沉积工艺概述
各位工程师朋友，大家好。我是你们的老朋友，一个在薄膜沉积领域摸爬滚打了十几年的老兵。今天咱们开始这门《薄膜沉积工艺缺陷排查实战》课程。第一讲，我想先聊聊最基础的东西——PVD、CVD、ALD这三种主流工艺到底是怎么回事，它们之间有什么本质区别，以及我们平时最头疼的那些缺陷，到底长什么样。
说实话，我刚入行那会儿，也经常把PVD和CVD搞混。后来带我的老师傅跟我说了一句话，我记到现在：「PVD是物理过程，CVD是化学反应，ALD是原子级的精准控制。」嗯，这句话虽然简单，但抓住了核心。
1.1 三大工艺的基本原理
1.1.1 物理气相沉积（PVD）
PVD，说白了就是「把固体材料打碎，再重新堆到晶圆上」。怎么打碎？最常见的就是用高能离子去轰击靶材，把靶材原子给「撞」出来。这些原子在真空中飞行，最后落在晶圆表面成膜。
我习惯把PVD比作「喷漆」——你拿个喷枪，对着墙喷，漆料颗粒飞过去就粘上了。当然，实际过程要精密得多。PVD的典型代表是溅射（Sputtering）和蒸发（Evaporation）。
核心要点： PVD是物理过程，没有化学反应。温度通常较低（室温~400°C），适合金属薄膜（Al、Cu、Ti、TiN等）。
1.1.2 化学气相沉积（CVD）
CVD就完全不一样了。它是把气态的前驱体（Precursor）通入反应腔，在加热的晶圆表面发生化学反应，生成固态薄膜。你想想看，这就像是在晶圆表面「长」出一层膜，而不是「贴」上去的。
我在项目中遇到过最典型的CVD工艺是TEOS-O₃沉积SiO₂。TEOS（正硅酸乙酯）和臭氧在晶圆表面反应，生成二氧化硅。这个反应对温度、压力、气体流量都非常敏感，稍微调不好，膜质就会出问题。
个人经验： CVD的台阶覆盖能力通常比PVD好很多。为什么？因为CVD是表面反应，气体分子可以钻到沟槽底部再反应。而PVD的原子是直线飞行的，深沟槽底部往往吃不到料。这一点在先进制程中非常关键。
1.1.3 原子层沉积（ALD）
ALD，这是目前最精密、最「讲究」的沉积技术。它的原理听起来很简单：把两种前驱体交替通入反应腔，每次只让它们在晶圆表面发生一层原子的反应。说白了，就是「一层一层地长」。
我记得第一次接触ALD设备时，看到工艺菜单里写着「循环次数=100」，我还在想：这得等到什么时候？后来才明白，正是这种「笨办法」，才能实现原子级的厚度控制。对于高深宽比的结构，ALD几乎是唯一的选择。
注意： ALD的沉积速率非常慢，通常每分钟只有几纳米。所以它只适合超薄薄膜（<10nm）或对保形性要求极高的场景。别想着用ALD去填厚膜，那会等到你怀疑人生。
1.2 三种工艺的核心区别
为了让大家一目了然，我整理了一个对比表。这个表是我自己多年总结的，你拿去用，绝对实用。
| 对比维度 | PVD | CVD | ALD |
|---|---|---|---|
| 沉积机理 | 物理轰击/蒸发 | 化学反应 | 表面自限制反应 |
| 前驱体 | 固体靶材 | 气态前驱体 | 两种交替气态前驱体 |
| 温度范围 | 室温~400°C | 300~900°C | 100~400°C |
| 沉积速率 | 快（~100 nm/min） | 中（~10-100 nm/min） | 慢（~1 nm/min） |
| 台阶覆盖 | 差（方向性强） | 好（各向同性） | 极好（原子级保形） |
| 薄膜纯度 | 高（物理过程） | 中（可能有副产物） | 高（自限制反应） |
| 典型应用 | 金属互连、阻挡层 | 介电层、多晶硅 | 高k介质、超薄阻挡层 |
这个表你多看几遍。我建议你把它打印出来贴在工位上，每次遇到工艺选型问题，先看一眼这个表，心里就有底了。
1.3 常见缺陷类型总览
好了，原理讲完了，咱们聊聊最实际的问题——缺陷。做薄膜沉积的，谁没被缺陷折磨过？我敢说，没有。下面我把最常见的缺陷类型给大家梳理一下。
1.3.1 颗粒缺陷（Particle）
这是最让人头疼的缺陷，没有之一。颗粒的来源五花八门：腔体壁上的剥落、前驱体中的杂质、甚至晶圆传送过程中的摩擦碎屑。颗粒一旦落在晶圆上，后面的光刻、刻蚀全都会受影响。
我曾经遇到过一批晶圆，颗粒密度突然飙升到200颗/片以上。查了三天，最后发现是靶材边缘长了一层不稳定的化合物，一溅射就掉渣。嗯，从那以后我每次换靶材都要先做「预溅射」清洗。
1.3.2 针孔缺陷（Pinhole）
针孔就是薄膜上的微小孔洞。它会让下面的材料暴露出来，导致漏电或腐蚀。针孔通常出现在薄膜太薄、或者基底表面有污染物的地方。
避坑指南： 我曾经在沉积TiN阻挡层时，发现针孔率居高不下。后来排查发现，是晶圆表面的有机残留没有清洗干净。所以，沉积前的清洗步骤，千万别偷懒。
1.3.3 应力缺陷（Stress）
薄膜沉积后，晶圆会弯曲，这就是应力在作怪。应力太大，薄膜会开裂（张应力）或者起皱（压应力）。应力控制是薄膜工艺中的一门大学问。
我个人的习惯是，每次调整工艺参数后，先用应力测试仪测一下晶圆弯曲度。如果应力超过±200 MPa，就要小心了。
1.3.4 厚度均匀性问题
晶圆中心厚、边缘薄，或者反过来，这都是均匀性问题。PVD的均匀性受靶材形状和磁场分布影响很大；CVD则受气体流量分布和温度均匀性影响。
1.3.5 界面污染
两层薄膜之间的界面，如果存在污染物或自然氧化层，会严重影响器件的电性能。比如，在沉积金属之前，晶圆表面如果有一层薄薄的氧化层，接触电阻就会飙升。
1.4 本章知识体系总览
下面这张图，是我用SVG画的本章知识框架。你可以把它当作一个「思维导图」，快速回顾本章的核心内容。
这张图把本章的核心逻辑串起来了：先搞清楚三种工艺的原理和区别，再认识常见的缺陷类型。后面的章节，我们会针对每一种缺陷，深入讲解排查方法和解决方案。
本章小结：
- PVD是物理过程，适合金属薄膜，台阶覆盖差。
- CVD是化学反应，适合介电层，台阶覆盖好。
- ALD是原子级自限制反应，保形性极好，但速率慢。
- 常见缺陷包括：颗粒、针孔、应力、均匀性、界面污染。
好了，第一章就到这里。内容不多，但都是基础中的基础。你把这些概念吃透了，后面学起来会轻松很多。记住，做工艺的，根基一定要扎实。