4、薄膜沉积工艺：PVD、CVD、ALD原理与区别、常用薄膜材料、薄膜均匀性与应力控制
薄膜沉积，说白了就是在晶圆表面“长”一层我们想要的材料。这层膜可能是绝缘的、导电的，也可能是起保护作用的。我个人觉得，薄膜工艺是芯片制造里最“讲究”的环节之一——你想想看，厚度差个几纳米，或者应力稍微偏一点，后面光刻可能就对不准，器件性能直接跑偏。
我刚开始做工艺整合那会儿，最头疼的就是薄膜均匀性。明明机台recipe设得一模一样，晶圆中心和边缘的厚度就是不一样。后来才明白，这背后是PVD、CVD、ALD三种工艺的“脾气”完全不同。
4.1 三大沉积工艺：PVD、CVD、ALD
4.1.1 PVD（物理气相沉积）
PVD的原理很简单——用物理方法把固体材料“打”下来，沉积到晶圆上。最常见的是溅射（Sputtering）和蒸发（Evaporation）。
- 溅射：用等离子体中的高能离子轰击靶材，把靶材原子“撞”出来，飞到晶圆表面成膜。
- 蒸发：加热材料使其升华或蒸发，蒸汽冷凝在晶圆上。
我在项目中遇到过一件事：用PVD溅射铝膜时，台阶覆盖特别差。深孔底部的铝只有表面厚度的三分之一。后来我们改用CVD，才解决了这个问题。说白了，PVD的方向性强，适合做平面膜，但深宽比大的结构就不太行了。
- 沉积速率快（每分钟几百纳米）
- 膜层致密，纯度较高
- 台阶覆盖能力差（方向性强）
- 适合金属薄膜（Al、Cu、Ti、TiN等）
4.1.2 CVD（化学气相沉积）
CVD靠化学反应成膜。气态前驱体在晶圆表面发生反应，生成固态薄膜。常见的CVD类型有LPCVD（低压CVD）、PECVD（等离子体增强CVD）等。
我记得有一次做氧化硅薄膜，用LPCVD在650°C下沉积，均匀性很好，但热预算太高，后面的金属层受不了。后来换成PECVD，温度降到300°C，虽然膜质量差一点，但整体工艺窗口宽多了。
4.1.3 ALD（原子层沉积）
ALD是CVD的“精雕细琢”版。它把反应分成两步或更多步，每一步只吸附一层原子，然后吹扫干净，再通入另一种气体反应。这样一层一层“长”上去，精度可以控制在单原子层级别。
你想想看，为什么需要ALD？因为到了7nm以下，有些薄膜厚度只有几纳米，用CVD根本控制不住。ALD的台阶覆盖几乎是完美的——不管孔多深多窄，都能均匀覆盖。
4.2 三种工艺对比
| 特性 | PVD | CVD | ALD |
|---|---|---|---|
| 原理 | 物理轰击/蒸发 | 化学反应 | 自限制表面反应 |
| 沉积温度 | 室温~400°C | 300~900°C | 100~400°C |
| 台阶覆盖 | 差 | 中等~好 | 极好（共形） |
| 沉积速率 | 快（>100 nm/min） | 中等（10~100 nm/min） | 慢（<1 nm/min） |
| 典型应用 | 金属电极、阻挡层 | 氧化硅、氮化硅、多晶硅 | High-K、界面层、超薄膜 |
4.3 常用薄膜材料
做工艺整合，你每天都会跟这几类薄膜打交道：
- 氧化物（SiO₂、SiON、HfO₂）：做栅介质、层间绝缘、硬掩模。SiO₂最经典，但到了先进节点，HfO₂成了High-K的主力。
- 氮化物（Si₃N₄、SiN）：做刻蚀停止层、应力衬垫、钝化层。氮化硅的应力大，可以用来做应变工程。
- 金属（Al、Cu、Ti、TiN、TaN）：做互连、阻挡层、接触层。Cu的电阻率低，但容易扩散，所以需要TiN或TaN做阻挡。
4.4 薄膜均匀性与应力控制
均匀性分两种：片内均匀性（WIW）和片间均匀性（WTW）。WIW看晶圆中心和边缘的差异，WTW看同一批晶圆之间的差异。
影响均匀性的因素很多：
- 气体分布：CVD反应腔的气体喷淋头设计很关键。不均匀的话，中心厚边缘薄。
- 温度梯度：晶圆表面温度不一致，反应速率就不一样。
- 等离子体密度：PECVD中，等离子体分布直接影响沉积速率。
应力控制更是门学问。薄膜应力分张应力和压应力。张应力会让晶圆向下弯，压应力则向上弯。应力太大会导致膜裂、脱层，甚至影响器件性能。
4.5 知识体系总览
下面这张图帮你理清本章的核心逻辑：
嗯，这张图把本章的核心串起来了。从三大工艺的原理出发，到常用材料，再到均匀性和应力控制——你只要把这几个点吃透，薄膜这块基本就稳了。
公众号:蓝海资料掘金营，微信deep3321