4. 2.5D封装技术：硅中介层与TSV的实战解析
各位同学，今天我们来聊聊2.5D封装。说实话，这个技术是我在项目中接触最多、也最有感情的一个方向。为什么？因为它解决了传统封装里一个老大难问题——带宽不够、信号太长。
你想想看，当你的芯片里集成了HBM（高带宽内存）或者多个Die（裸片）时，传统的引线键合或者倒装焊已经撑不住了。信号从A跑到B，绕一大圈，延迟大、功耗高。这时候，2.5D封装就登场了。
4.1 硅中介层（Interposer）的作用
硅中介层，说白了就是一块硅做的“转接板”。它本身不跑逻辑，也不存数据，它的任务就是：把多个Die连起来。
我个人习惯把Interposer比作一个“超级PCB”。只不过，这个PCB是用硅做的，线宽能做到微米级，甚至亚微米级。你想想，传统PCB上走线是毫米级的，而硅中介层上走线是微米级的，密度差了上千倍。
核心作用有三点：
- 高密度互联：在硅中介层上，你可以布非常细的线（比如0.4μm线宽），把多个Die的I/O直接连起来，不需要绕到封装基板。
- 缩短信号路径：Die与Die之间的信号，通过Interposer走，路径极短。我做过一个项目，用Interposer后，HBM到GPU的延迟从纳秒级降到了皮秒级。
- 提供统一的电源/地平面：硅中介层可以做成多层金属，给不同Die提供稳定的电源分配网络（PDN）。
嗯，这里要注意：Interposer本身不便宜。它需要用到硅工艺，光刻、刻蚀、CMP（化学机械抛光）一个都不能少。所以，不是所有场景都适合用2.5D。只有当你真的需要高带宽、低延迟时，才值得上。
4.2 TSV（硅通孔）技术原理
TSV，全称Through Silicon Via，硅通孔。这玩意儿是2.5D和3D封装的“灵魂”。
为什么需要TSV？因为Interposer是硅做的，信号要从Interposer的顶层走到底层，或者从底层走到顶层，你不能像PCB那样打个机械孔。你得在硅上刻出一个垂直的导电通道，这就是TSV。
我记得第一次接触TSV时，觉得这东西挺神奇的。硅是半导体，但TSV里填的是铜，铜是导体。所以TSV本质上就是一个穿过硅衬底的铜柱。
TSV的制造流程（简化版）
- 刻蚀：用深反应离子刻蚀（DRIE）在硅片上刻出深孔。孔径一般在5-50μm，深度50-200μm。
- 绝缘层沉积：在孔壁沉积一层SiO₂，防止铜扩散到硅里。
- 阻挡层/种子层：沉积Ti/Cu等，为电镀做准备。
- 铜填充：用电镀把孔填满铜。这一步最难，容易出现空洞。
- CMP平坦化：把多余的铜磨掉，露出TSV两端。
避坑指南：我曾经在一个项目里，TSV填充后出现了“中心空洞”。原因是电镀电流密度没控制好，铜在孔口长得太快，把入口封死了，里面就成了空心。后来我们调整了电镀配方和电流波形，才解决。所以，TSV的工艺窗口非常窄，一定要和代工厂反复确认。
TSV的关键参数有哪些？我列个表，大家记一下：
| 参数 | 典型值 | 影响 |
|---|---|---|
| 孔径 | 5-50 μm | 越小，密度越高，但工艺难度大 |
| 深宽比 | 5:1 ~ 20:1 | 越高，填充越难 |
| 绝缘层厚度 | 0.1-1 μm | 太薄漏电，太厚占空间 |
| 电阻 | 几mΩ ~ 几十mΩ | 影响IR drop |
4.3 2.5D封装典型结构：CoWoS
说到2.5D封装，绕不开CoWoS。这是台积电的看家技术，全称Chip-on-Wafer-on-Substrate。说白了，就是把多个Chip（芯片）先放在一块硅中介层上（Chip-on-Wafer），然后再把这个整体放到封装基板上（on-Substrate）。
我参与过一个AI加速器项目，用的就是CoWoS。GPU Die + 4颗HBM2E，全部放在一个硅中介层上。那个中介层尺寸大概25mm x 30mm，上面布满了密密麻麻的微凸点和TSV。
为什么CoWoS这么流行？因为它解决了带宽瓶颈。HBM的接口宽度是1024位，如果走传统封装，根本没法实现。但通过CoWoS，HBM和GPU之间的走线可以做到极短极宽，带宽轻松上TB/s。
CoWoS的典型结构
我画了一张示意图，大家感受一下：
从图上可以看到，整个结构分三层：
- 顶层：多个Die（GPU、HBM等），通过微凸点（Micro Bump）连接到中介层。
- 中间层：硅中介层，内部有TSV和金属布线层，负责Die之间的互联。
- 底层：封装基板，通过C4 Bump与中介层连接，再通过BGA焊球连接到PCB。
注意：CoWoS的良率是个大问题。因为中介层面积大，任何一点缺陷都会导致整个封装报废。我曾经遇到一个案例，中介层上有一个微小的颗粒，导致TSV短路，整批货报废。所以，CoWoS对洁净度要求极高，设计时也要考虑冗余TSV。
4.4 2.5D vs 3D：怎么选？
很多同学会问：2.5D和3D到底有什么区别？我简单说两句。
2.5D是Die并排放，通过中介层互联。3D是Die叠起来，通过TSV直接互联。2.5D的优点是散热好、设计简单；3D的优点是密度更高、延迟更低。
我个人建议：如果你的系统里需要集成多个不同工艺的Die（比如逻辑+模拟+内存），2.5D更合适。因为每个Die可以独立选工艺，互不影响。如果追求极致密度和带宽，比如HBM堆叠，那就得上3D。
好了，关于2.5D封装，今天就聊这么多。记住一句话：硅中介层是桥梁，TSV是灵魂，CoWoS是标杆。下次你看到AI芯片或者高端FPGA，不妨想想它背后是不是用了2.5D封装。
本章核心要点：
- 硅中介层提供高密度互联，缩短信号路径
- TSV是垂直导电通道，工艺难点在深孔填充
- CoWoS是台积电的2.5D方案，适合高带宽应用
- 2.5D适合多Die异构集成，3D适合极致密度
公众号:蓝海资料掘金营，微信deep3321