一、热应力基础：CTE失配、热应力与热应变、热源分布

各位工程师朋友，咱们今天聊聊封装设计里最让人头疼的问题之一——热应力。说实话，我入行头三年，至少有两个项目是因为热应力没处理好，导致产品在可靠性测试阶段直接报废。那种看着样品在温度循环箱里裂开的感觉，嗯，记忆犹新。

热应力这东西，说白了就是温度变化引起的内部“打架”。封装里不同材料热胀冷缩的程度不一样，温度一变，它们互相拉扯，应力就出来了。今天这一章，咱们把基础打牢。

1.1 热膨胀系数(CTE)失配原理

CTE，全称Coefficient of Thermal Expansion，中文叫热膨胀系数。它的物理意义很简单：温度每升高1度，材料在长度方向上的相对变化量。单位是ppm/°C，也就是百万分之一每摄氏度。

我习惯把CTE理解成材料的“热敏感度”。硅的CTE大约2.6 ppm/°C，铜大约17 ppm/°C，FR4的CTE在x-y方向约14-18 ppm/°C，但在z方向能到50-70 ppm/°C。你想想看，硅片和铜基板贴在一起，温度从25°C升到125°C，100度的温差下，铜比硅多膨胀了(17-2.6)×100 = 1440 ppm。这个差值，就是应力的根源。

我在项目中遇到过最典型的案例：一个功率模块，芯片直接焊在铜基板上。客户要求做-55°C到150°C的温度循环。第一次测试，焊层在第50个循环就出现了裂纹。后来我们在芯片和基板之间加了一层钼铜合金做缓冲层，CTE从17降到了8左右，寿命直接提升了3倍。

为什么会这样？因为钼铜的CTE介于硅和铜之间，它像一个“应力缓冲器”，把大的CTE梯度拆成了两个小的梯度。

1.2 热应力与热应变定义

热应变，就是温度变化引起的材料形变。公式很简单：

ε_thermal = α × ΔT

其中α是CTE，ΔT是温度变化量。如果材料可以自由膨胀，那这个应变不会产生应力。但封装里，材料之间是粘接在一起的，谁都不能自由活动。这时候，约束就产生了应力。

热应力的计算，用胡克定律的变体：

σ_thermal = E × ε_thermal = E × α × ΔT

E是杨氏模量。注意，这个公式只适用于一维简单情况。实际封装是三维的，应力分布复杂得多。我建议你记住一个经验值：对于硅-铜界面，每100°C温差，界面剪切应力大约在30-50 MPa量级。这个数值，已经接近很多环氧树脂胶的粘接强度了。

热应力的类型主要有三种：

• 拉伸应力： 材料被拉长，常见于芯片表面
• 压缩应力： 材料被压短，常见于基板底部
• 剪切应力： 材料被“搓”着，常见于焊层和粘接界面

其中剪切应力最危险。因为焊层和胶层的抗剪强度通常比抗拉强度低很多。我见过太多失效案例，都是从焊层边缘的剪切裂纹开始的。

1.3 封装中热源分布分析

热源分布，决定了温度场的形状，进而决定了应力场的分布。封装里的热源，主要来自芯片的功耗。但不同芯片、不同工作模式，热源分布差异很大。

我习惯把热源分成三类：

1. 集中热源： 比如功率放大器芯片，热量集中在几个晶体管区域。这种热源会产生很高的局部温度梯度，应力集中明显。
2. 均匀热源： 比如数字逻辑芯片，功耗分布相对均匀。温度梯度较小，但整体温升高。
3. 边缘热源： 比如某些射频芯片，热源靠近芯片边缘。这种最麻烦，因为边缘的约束条件复杂，应力容易集中。

下面这张图，是我总结的封装热源与应力分布的核心逻辑：

这张图把热应力的产生链条画清楚了。从热源开始，到CTE失配，再到机械约束，最后产生应力。应力要么导致失效，要么通过设计缓解。

实际项目中，我建议你做热源分析时，重点关注三个参数：

好了，这一章的基础内容就到这里。热应力的本质，就是温度变化下，不同材料“想动却不能动”的矛盾。理解了这个矛盾，后面的缓解策略才能有的放矢。

公众号:蓝海资料掘金营，微信deep3321