一、封装EMC概述
1.1 电磁兼容性基本概念
说到电磁兼容性，也就是EMC，很多刚入行的朋友会觉得它很玄乎。其实说白了，EMC就两件事：一是你的设备别干扰别人，二是你的设备别被别人干扰。
我习惯把EMC拆成两个维度来看：
- EMI（电磁干扰）——你发出的噪声，会不会让隔壁设备罢工？
- EMS（电磁抗扰度）——别人发出的噪声，你的设备扛不扛得住？
举个例子。我几年前做过一个通信模块的封装设计，板级测试一切正常，结果一装到系统里，无线接收灵敏度直接掉了10dB。查了半天，原来是封装基板上的电源层谐振，正好落在了通信频段上。嗯，这就是典型的EMI问题。
核心要点：EMC不是玄学，是实实在在的物理问题。噪声源、耦合路径、敏感设备，这三要素缺一不可。
1.2 封装级EMC的重要性
你可能会问：系统EMC不是应该在PCB或者整机层面解决吗？为什么要在封装层面操心？
我刚开始做封装设计时也这么想。直到有一次，一个高速SerDes接口的封装，我按照常规的叠层和走线方式设计，结果眼图测试始终不过。后来发现，问题出在封装内部的串扰上——两个相邻的差分对，间距只差了5微米，结果耦合噪声直接让信号质量崩了。
封装级EMC的重要性，我总结为三点：
- 源头控制——芯片内部的开关噪声，在封装层面就能被抑制，而不是等到PCB上再补救
- 成本最优——封装阶段解决EMC问题，成本是PCB阶段的十分之一，是整机阶段的百分之一
- 性能保障——高速信号在封装内的完整性，直接决定了系统能否正常工作
我的经验：封装EMC做得好，后面PCB设计能省一半的功夫。我曾经在一个项目中，因为封装阶段就把电源分配网络（PDN）的阻抗优化到了目标值以下，整机EMC测试一次通过，省了至少两周的调试时间。
1.3 封装EMC与系统EMC的关系
封装EMC和系统EMC，不是割裂的，而是层层递进的关系。我习惯用一个三层模型来理解：
- 芯片层——晶体管开关产生的电流尖峰，这是噪声的源头
- 封装层——基板走线、键合线、凸点，这些是噪声传播的第一段路径
- 系统层——PCB走线、连接器、机壳，噪声从这里辐射出去或者耦合进来
你想想看，如果封装层面的噪声没有被有效抑制，它就会像滚雪球一样，到了系统层面变得更大更难处理。反过来，如果封装设计时考虑了系统级的EMC需求，比如预留了屏蔽结构或者优化了回流路径，系统设计就会轻松很多。
注意：封装EMC和系统EMC是强耦合的。不要指望系统设计能完全弥补封装设计的缺陷。我曾经见过一个项目，封装PDN设计得很差，结果系统工程师花了三个月加各种滤波器和屏蔽罩，最后还是没通过EMC测试。
1.4 常见封装EMC问题分类
在实际项目中，我遇到的封装EMC问题大致可以分为以下几类。这里我画了一张图，帮你快速建立知识框架：
下面我展开说说每一类：
1. 传导类问题
这类问题主要通过电源和地网络传播。我遇到最多的是PDN噪声和地弹噪声。PDN噪声说白了就是电源网络上的电压波动，地弹噪声则是大量IO同时翻转时，地电位瞬间抬升。嗯，这两个问题在高速封装中特别常见。
2. 辐射类问题
信号在封装内部走线时，如果回流路径不连续，就会形成天线效应。我记得有个项目，封装基板上的一条高速信号线，因为参考平面被切断了，结果辐射噪声直接超标了15dB。后来加了一条回流地线，问题就解决了。
3. 耦合类问题
封装内部的走线间距很小，容性耦合和感性耦合都很容易发生。你想想看，一条时钟线和一条数据线挨着走，时钟的跳变沿就会通过寄生电容耦合到数据线上。这就是串扰的本质。
4. 屏蔽类问题
有些封装会设计屏蔽结构，比如金属盖板或者屏蔽环。但如果接地不良，屏蔽效果会大打折扣。我曾经见过一个封装，屏蔽盖的接地焊盘只用了两个，结果高频时屏蔽效能几乎为零。
总结一下：封装EMC问题，归根结底就是噪声源没控制好、耦合路径没切断、敏感设备没保护好。后面的章节，我会逐一讲解这些问题的具体分析和优化方法。
一个小建议：刚开始做封装EMC设计时，别想着一步到位。先从传导类问题入手，把PDN和地弹噪声控制好，再逐步解决辐射和耦合问题。这样循序渐进，成功率会高很多。
公众号:蓝海资料掘金营，微信deep3321