一、电源噪声概述
各位工程师朋友，大家好。我是老张，干了十几年电源完整性设计，踩过的坑比走过的路还多。今天咱们聊聊电源噪声——这个让无数硬件工程师头疼的问题。
说实话，我刚入行那会儿，觉得电源嘛，不就是给芯片供电吗？能有多大技术含量？直到有一次，一块板子怎么调都跑不稳，示波器一测，电源纹波大得吓人。从那以后，我再也不敢小看电源噪声了。
1.1 什么是电源噪声？
电源噪声，说白了就是电源电压上那些不该有的波动。理想情况下，我们希望电源输出一条笔直的直流电压线。但现实很骨感——电压总是在上下跳动，就像心电图一样。
我习惯把电源噪声分成三类：
- 纹波：跟开关频率同步的周期性波动，像心跳一样规律
- 开关噪声：高频尖峰，来得快去得也快，但幅度可能很大
- 瞬态响应：负载突变时产生的电压跌落或过冲
核心观点：电源噪声不是有没有的问题，而是多大、多快、能不能被容忍的问题。
1.2 电源噪声的来源
（1）开关噪声
这是DC-DC转换器带来的"副产品"。开关管在导通和关断的瞬间，电流变化极快（di/dt很大），会在寄生电感上产生电压尖峰。
我在项目中遇到过一块FPGA板，每次核心电压的开关噪声都超过100mV。查了半天，发现是输入电容离芯片太远，回路电感太大。后来把电容挪到芯片屁股底下，噪声直接降了一半。
避坑指南：我曾经以为开关噪声只跟开关频率有关，后来发现布局布线的影响更大。同样的电路，布局差一点，噪声能差3倍。
（2）纹波
纹波是开关电源的"胎里毛病"。因为电源在"充电-放电"之间循环，输出电压自然会有起伏。纹波频率等于开关频率，幅度取决于输出电容和ESR。
举个例子：一个1MHz的Buck变换器，输出电容100μF，ESR 10mΩ，负载电流2A。你算算纹波多大？
纹波电压 ≈ ΔI × ESR + ΔI / (8 × f × C)
= 0.4A × 0.01Ω + 0.4A / (8 × 1e6 × 100e-6)
= 4mV + 0.5mV
≈ 4.5mV嗯，这个值还算能接受。但如果ESR变成100mΩ，纹波就飙到40mV以上了。
（3）瞬态响应
这个最要命。当芯片突然从休眠切换到满负荷工作，电流可能在几纳秒内跳变几个安培。电源来不及响应，电压就会瞬间跌落。
你想想看，一个3.3V的电源，瞬态跌落10%就是330mV。如果芯片的电压容限只有±5%，那直接就挂了。
注意：瞬态响应不是电源本身的问题，而是电源和负载之间的"供需矛盾"。解决思路有两个：要么让电源响应更快，要么在负载附近加去耦电容。
1.3 电源噪声对电路的影响
噪声的危害，我总结成一句话：该高的时候不高，该低的时候不低，该快的时候不快。
| 噪声类型 | 典型影响 | 我见过的案例 |
|---|---|---|
| 纹波 | ADC精度下降、时钟抖动 | 某通信板卡，12位ADC只出来8位有效位 |
| 开关噪声 | EMI超标、逻辑误触发 | DDR3数据线眼图闭合，跑不到标称频率 |
| 瞬态跌落 | 系统复位、数据丢失 | 某工控设备，电机启动时CPU死机 |
数字电路对噪声的容忍度其实比模拟电路高一些。但现在的芯片电压越来越低（1.8V、1.2V、0.9V），噪声容限也越来越小。以前100mV的纹波可能没事，现在50mV就能让芯片罢工。
1.4 电源完整性（PI）的基本概念
电源完整性，英文叫Power Integrity，简称PI。说白了就是：保证芯片管脚上的电压，在整个工作过程中都满足要求。
PI要解决三个核心问题：
- 电压精度：静态时电压不能偏太多（比如1.2V±3%）
- 噪声抑制：动态时噪声不能超限（比如纹波<20mV）
- 阻抗控制：电源分配网络（PDN）的阻抗要足够低
我个人习惯把PI比作"供水系统"：
- 电源芯片是水厂
- PCB走线是水管
- 去耦电容是蓄水池
- 芯片是用水大户
水厂供水压力稳定，但用水大户突然开闸放水，水管末端压力就会掉。这时候就需要蓄水池（电容）来缓冲。PI设计，就是合理布置这些蓄水池，保证每个水龙头（芯片管脚）的水压都稳定。
PI设计的关键指标：目标阻抗（Target Impedance）。公式很简单：Z_target = V_ripple / I_transient。比如电压1.2V，允许5%纹波（60mV），瞬态电流2A，那目标阻抗就是30mΩ。整个PDN的阻抗曲线，都要低于这个值。
下面这张图，是我自己总结的电源噪声知识体系，帮你快速建立整体认知：
好了，这一章的内容就到这里。电源噪声这东西，说复杂也复杂，说简单也简单。关键是要理解它的本质——电压的波动。后面的章节，我会带你一步步深入，从仿真到实测，把PI设计吃透。