一、良率提升概论
1.1 半导体制造中的良率定义
良率，说白了就是「做出来的东西，有多少是能用的」。
在半导体行业，这个定义要严谨得多。我个人习惯把良率理解为：产出合格芯片的数量，除以投入生产的晶圆总数。但这里有个坑——「合格」的标准是什么？不同阶段，标准完全不同。
举个例子。我早年负责一个28nm工艺节点的产品，晶圆测试良率做到了92%，看起来不错吧？结果封装完一测，只剩78%了。为什么？因为晶圆测试时有些参数是「勉强通过」的，封装过程中应力一变化，那些临界点就崩了。
所以，良率不是单一数字，而是一整套指标体系。
核心定义：良率 = (合格产出数 / 总投入数) × 100%
但「合格」的定义，取决于你站在哪个工序环节。
1.2 良率的分类
良率至少分三类。我建议你记住这个分类，因为每个阶段的改善方法完全不同。
晶圆良率（Wafer Yield）
这是最基础的良率。指晶圆上通过电性测试的芯片数量，除以晶圆上的总芯片数。
影响晶圆良率的因素很多：
- 工艺缺陷（颗粒、划伤、桥接）
- 光刻对准偏差
- 薄膜厚度均匀性
- 掺杂浓度波动
我记得有一次，某产品晶圆良率突然从85%掉到72%。排查了三天，最后发现是CMP工序的研磨液批次出了问题。嗯，这种「隐形杀手」最让人头疼。
封装良率（Assembly Yield）
晶圆切下来后，要拿去封装。封装良率指的是：封装后功能正常的芯片数，除以投入封装的芯片数。
封装阶段的杀手有哪些？
- 引线键合脱落
- 塑封体开裂
- 焊球虚焊
- 热应力导致的芯片裂纹
我曾经遇到过一个案例：某产品封装良率一直卡在94%上不去。后来发现是封装用的银胶固化曲线有问题，升温速率太快，导致芯片内部产生了微裂纹。调整了固化程序后，良率直接跳到98.5%。
测试良率（Test Yield）
这是最后一道关。测试良率指：通过最终测试的芯片数，除以送测的芯片数。
这里有个容易混淆的地方：
- 晶圆测试良率（CP Yield）：晶圆阶段探针卡测试
- 最终测试良率（FT Yield）：封装后功能测试
两者测试项目不同，覆盖的缺陷类型也不同。我建议你建立一张对照表：
| 良率类型 | 测试阶段 | 主要覆盖缺陷 | 典型目标值 |
|---|---|---|---|
| 晶圆良率 | 晶圆制造完成 | 工艺缺陷、电性参数偏移 | 85%~95% |
| 封装良率 | 封装完成后 | 封装工艺缺陷、机械损伤 | 95%~99% |
| 测试良率 | 最终测试 | 功能失效、参数超标 | 90%~98% |
避坑指南：我曾经犯过一个错误——只盯着晶圆良率看，忽略了封装良率。结果晶圆良率做到93%，封装良率只有89%，综合良率惨不忍睹。记住：综合良率 = 晶圆良率 × 封装良率 × 测试良率。任何一个环节掉链子，整体就崩了。
1.3 良率提升的工程意义与经济价值
良率提升，说白了就是「省钱」和「赚钱」。
你想想看，一片12英寸晶圆的制造成本大约是3000~5000美元。如果良率从80%提升到90%，意味着每片晶圆多产出10%的合格芯片。对于月产5万片晶圆的工厂来说，这相当于每月多产出5000片晶圆的合格芯片——换算成营收，可能是几千万美元。
但良率提升的意义不止于此：
- 缩短量产爬坡时间：良率越高，产品越早进入稳定量产
- 降低单位成本：分摊到每颗芯片的固定成本下降
- 提升客户信任：稳定的良率意味着稳定的交付
- 加速技术迭代：良率数据是工艺改进的「眼睛」
注意：良率提升不是无限度的。当良率超过95%后，每提升1个百分点，投入的工程资源可能是之前的3~5倍。这时候就要做经济性评估——花100万美元把良率从96%提到97%，值不值？
我个人习惯用「良率提升的边际效益」来做决策。简单说就是：投入的改善成本，必须小于良率提升带来的收益。这个道理听起来简单，但我在实际项目中见过太多「为了提升而提升」的案例，最后算下来反而亏了。
本章知识体系
下面这张图，是我梳理的良率提升知识框架。你可以把它当作后续学习的「地图」：
这张图把良率提升拆成了三个维度。每个维度都有对应的改善重点。后续章节，我们会逐一深入。