第二章：半导体基础——PN结与二极管、MOSFET工作原理、CMOS工艺简介、芯片制造流程

各位同学，欢迎来到第二章。说实话，这一章是整个ATE测试的“地基”。你想想看，如果连芯片里面最基本的结构都不清楚，那测出来的数据你敢信吗？我个人习惯是，每接触一款新芯片，第一件事就是翻它的工艺文档，看看是几纳米的、什么类型的MOS管。这习惯帮我避过不少坑。

好，我们直接进入正题。这一章我会带你搞懂四个核心模块：PN结与二极管、MOSFET怎么工作、CMOS工艺到底是个啥，以及芯片是怎么从沙子变成你手上的器件的。

2.1 PN结与二极管

先聊聊PN结。说白了，就是把P型半导体和N型半导体怼在一起。P型多空穴，N型多电子，接触的一瞬间，电子和空穴就开始“串门”，形成一个没有载流子的区域——这就是耗尽层。

为什么会形成内建电场？因为电子跑过去了，N区留下带正电的施主离子；空穴跑过去了，P区留下带负电的受主离子。这个电场会阻止载流子继续扩散。嗯，这里要注意，这个内建电场就是二极管能单向导电的根本原因。

正向偏置：P接正，N接负。外加电场抵消内建电场，耗尽层变窄，电流嗖嗖地流。

反向偏置：P接负，N接正。外加电场加强内建电场，耗尽层变宽，几乎没有电流——除非电压大到击穿。

2.2 MOSFET工作原理

MOSFET，全称金属-氧化物-半导体场效应晶体管。你想想看，它本质上就是一个由电压控制的开关。栅极电压控制着源漏之间能不能导通。

以NMOS为例：

• 截止区：V_GS < V_TH，沟道没形成，D和S之间断路。
• 线性区：V_GS > V_TH 且 V_DS 很小，沟道形成，像个可变电阻。
• 饱和区：V_GS > V_TH 且 V_DS 足够大，电流基本恒定，像个恒流源。

PMOS呢？正好反过来。栅极加低电压才导通，空穴是载流子。CMOS就是NMOS和PMOS搭配着用。

MOSFET的关键测试参数：

参数	含义	ATE测试方法
VTH	阈值电压	扫描VGS，找ID=1μA时的VGS
IDS	饱和漏电流	固定VGS和VDS，测电流
RDS(on)	导通电阻	线性区测VDS/ID
IGSS	栅极漏电流	栅极加电压，测流向源/漏的电流

2.3 CMOS工艺简介

CMOS，互补金属氧化物半导体。说白了，就是把NMOS和PMOS做在同一个芯片上。为什么大家都用CMOS？因为静态功耗几乎为零——只有切换的时候才耗电。

CMOS反相器是最基本的单元：

• 输入高电平 → NMOS导通，PMOS截止 → 输出低电平
• 输入低电平 → NMOS截止，PMOS导通 → 输出高电平

你想想看，无论输入是什么，总有一个管子是关着的，所以没有直流通路。这就是CMOS低功耗的秘诀。

2.4 芯片制造流程

从沙子到芯片，大概要经过几百道工序。我把它简化成几个核心步骤：

1. 拉晶：把多晶硅熔了，拉出单晶硅棒。纯度要求99.9999999%（9个9）。
2. 切割：切成薄片，就是晶圆（Wafer）。厚度大概几百微米。
3. 氧化：在表面生长一层二氧化硅，做绝缘层。
4. 光刻：涂光刻胶，用掩模版曝光，把电路图形转移到晶圆上。
5. 刻蚀：把没被光刻胶保护的部分去掉，形成沟槽或接触孔。
6. 掺杂：用离子注入或扩散，改变局部硅的导电类型。
7. 沉积：生长多晶硅、金属等薄膜层。
8. 平坦化：CMP（化学机械抛光），把表面磨平。
9. 金属互连：一层一层往上搭，把器件连成电路。
10. 测试：晶圆测试（CP测试），把坏的die标记出来。
11. 封装：把好的die切下来，装到封装里。
12. 终测：封装后的成品测试（FT测试），就是我们ATE工程师的主战场。

好了，这一章的内容就是这些。半导体基础是ATE测试的根，根扎得深，后面学测试方法、写测试程序才能得心应手。记住我上面讲的这些参数和测试点，以后你测芯片时，会感谢今天认真听课的自己。