2. WLP工艺流程总览：从晶圆到成品的全流程、关键工艺节点
各位工程师同仁，大家好。今天我们聊聊晶圆级封装（WLP）的工艺流程总览。说实话，很多刚入行的朋友一上来就盯着某个工艺细节猛学，结果搞了半天，连整个流程的上下游关系都没理清。我个人习惯是，先看全局，再抠细节。就像盖房子，你得先知道哪是地基、哪是承重墙，对吧？
WLP，说白了就是直接在晶圆上完成封装的大部分步骤，最后才切割成单颗芯片。跟传统封装比，它省掉了引线框架、基板这些中间环节。嗯，这里要注意，省掉的不只是物料成本，还有那些中间环节带来的寄生参数和可靠性风险。
核心思想： 在晶圆状态下完成“芯片到封装”的转换，最后才划片。这跟传统封装“先划片再封装”的路径完全相反。
2.1 从晶圆到成品的全流程
我习惯把WLP流程分成三大段：前端准备 → 工艺制造 → 后端测试。你想想看，这跟芯片制造的前道、后道是不是有点像？但封装有自己的脾气。
下面这张图是我自己画的，把核心节点串起来了。你看一眼，心里就有谱了。
2.2 前端准备：晶圆来料与减薄
晶圆从Fab厂出来，一般厚度在700-800μm左右。这个厚度做封装？太厚了。我见过有新手直接拿标准厚度晶圆上机，结果划片时崩边崩得一塌糊涂。所以第一步就是减薄。
减薄到什么程度？看产品。电源管理芯片可能减到200μm就够，但一些薄型封装（比如eWLB）要减到100μm以下。我记得有一次做一款手机射频芯片，客户要求减到80μm，那真是提心吊胆——晶圆太薄，拿取都得用特殊吸嘴。
我的经验： 减薄后一定要做应力释放处理。别问我怎么知道的——有一批货没做应力释放，结果在后续RDL工艺中晶圆直接裂了，损失惨重。
2.3 工艺制造：RDL与凸点制作
减薄完，晶圆就进入核心工艺区了。这里有两个关键动作：RDL（再分布层）和凸点制作。
RDL的作用是什么？说白了，就是把芯片I/O焊盘的位置重新排布。芯片原厂焊盘可能只有几十微米间距，但PCB板厂做不到那么密啊。RDL就是中间那个“翻译官”，把细间距转成粗间距。
凸点制作呢？就是在RDL末端长出一个个小锡球。这些锡球将来就是芯片和PCB之间的电气连接点。凸点的高度一致性非常重要——你想想看，如果有的凸点高、有的矮，贴片时就会虚焊。
注意： RDL工艺中，光刻胶的厚度均匀性直接影响线宽精度。我曾经遇到过一批光刻胶涂布不均匀，导致边缘区域的RDL线宽偏细，电流密度超标，最终产品在老化测试中失效。所以，每次换胶批次，我都建议先做一片测试片。
2.4 后端测试与划片
工艺做完了，别急着划片。先上电测。WLP的电测是在晶圆状态下进行的，用探针卡扎到每个芯片的凸点上，测功能、测参数。这一步能筛掉大部分不良品。
电测通过后，才进入划片。WLP的划片跟传统封装不一样——传统封装是划开硅片，WLP划的是“硅+介质层+金属层+凸点”的复合结构。刀片选型、转速、进给速度都得重新调。
我记得有一次，划片时发现崩边率突然升高。排查了半天，原来是冷却水流量偏小，导致刀片温度升高，树脂结合剂软化，切割质量下降。嗯，这种细节，工艺手册上不会写，得靠现场积累。
2.5 关键工艺节点总结
我把WLP流程中的关键节点整理成了一张表，方便你对照检查：
| 节点 | 关键参数 | 常见问题 | 我的建议 |
|---|---|---|---|
| 减薄 | 厚度≤100μm TTV≤5μm |
晶圆翘曲、裂纹 | 减薄后做应力释放退火 |
| RDL | 线宽/线距 对准精度±1μm |
线宽不均、短路/断路 | 每批光刻胶先做测试片 |
| 凸点制作 | 凸点高度 CPK≥1.33 |
凸点高度不一致、空洞 | 定期校准电镀液成分 |
| 回流焊 | 峰值温度 升温速率 |
凸点坍塌、氧化 | 用氮气保护气氛 |
| 划片 | 崩边≤10μm 刀片寿命 |
崩边、分层、裂纹 | 定期检查冷却水流量 |
| 电测 | 良率目标≥95% | 探针划伤、误测 | 定期清洁探针卡 |
一句话总结： WLP流程中，减薄决定机械可靠性，RDL决定电气性能，凸点决定互连质量，划片决定成品率。这四个环节，环环相扣，一个都不能掉链子。
好了，这一章的内容就到这里。流程总览讲完了，后面我们会逐个深入每个工艺节点。你先把这张图印在脑子里，后面学起来会轻松很多。