4、SiC功率器件工艺：SiC MOSFET结构
好，咱们今天聊聊SiC MOSFET的工艺。说实话，这个题目我琢磨了很久。SiC材料本身就很“倔”，你想想看，它的禁带宽度是硅的3倍，击穿场强是硅的10倍。听起来很美好对吧？但做起来，每一步都是坑。
我个人习惯把SiC MOSFET的工艺分成两大块来看：结构设计和关键工艺步骤。结构决定了器件的性能上限，工艺决定了你能不能把这个上限做出来。
4.1 平面栅 vs 沟槽栅
先说说结构。SiC MOSFET目前主流就两种：平面栅和沟槽栅。我刚开始接触SiC时，总觉得沟槽栅更先进，后来发现不是这么回事。
平面栅结构，说白了就是栅极做在硅片表面。它的工艺相对简单，沟道迁移率也容易控制。但有个致命问题——JFET区电阻。这个区域在P体区和P体区之间，电流必须从这儿挤过去。我在项目中遇到过，平面栅的JFET区如果设计不好，整个器件的导通电阻会飙升30%以上。
沟槽栅结构呢？栅极埋进去了，电流垂直流动，JFET区没了。好处很明显：沟道密度更高，导通电阻更低。但代价是什么？工艺难度翻倍。沟槽刻蚀的侧壁粗糙度、底部尖角电场集中、栅氧化层在拐角处的可靠性……这些都是让人头疼的问题。
我给大家一个经验值：
| 参数 | 平面栅 | 沟槽栅 |
|---|---|---|
| 比导通电阻 (mΩ·cm²) | 3-5 | 1.5-3 |
| 工艺复杂度 | 低 | 高 |
| 栅氧化层可靠性 | 好 | 需特殊处理 |
| 适用电压等级 | 600V-1700V | 600V-1200V |
嗯，这里要注意：沟槽栅并不是万能的。电压超过1700V时，平面栅反而更有优势。为什么？因为高压下需要更厚的漂移层，沟槽栅的工艺优势会被抵消。
核心观点：平面栅适合高压、高可靠性场景；沟槽栅适合低压、高功率密度场景。选型时别盲目追新。
4.2 关键工艺步骤
好，结构选完了，接下来就是怎么把它做出来。SiC MOSFET的工艺，我总结了四个关键步骤：离子注入、高温激活退火、栅氧化层生长、欧姆接触形成。每一步都藏着坑。
4.2.1 离子注入
SiC的离子注入和硅完全不同。硅里注入杂质，退火后基本就激活了。SiC呢？杂质在SiC中的扩散系数极低，你只能靠注入，不能靠扩散。这意味着什么？注入的深度、浓度、分布，全得靠注入参数精确控制。
我建议重点关注两个参数：注入温度和注入能量。SiC的离子注入通常要在高温下进行（300°C-600°C），目的是减少注入损伤。能量方面，P体区注入需要多能量、多剂量组合，才能形成平坦的掺杂分布。
举个例子，我做1200V SiC MOSFET时，P体区注入用了4个能量：30keV、70keV、150keV、300keV，剂量从1e13到1e15不等。这样出来的掺杂分布才够平缓。
避坑指南：我曾经因为注入温度没控制好，导致晶格损伤严重，后续退火都救不回来。记住：高温注入不是可选项，是必选项。
4.2.2 高温激活退火
注入完了，杂质还在晶格间隙里，得把它们“赶”到晶格位置上。这就是激活退火。SiC的退火温度有多高？1600°C-1800°C。你没看错，这个温度下硅早就熔化了。
高温退火有个大问题：表面形貌退化。SiC表面在高温下会分解，形成台阶和凹坑。我见过最夸张的案例，退火后表面粗糙度从0.2nm飙升到5nm，栅氧化层根本没法长。
解决办法？用保护层。碳膜、AlN膜、或者用SiC盖帽层。我个人习惯用碳膜，工艺简单，退火后用氧等离子体就能去除。但要注意碳膜的厚度，太薄保护不够，太厚又难去除。
4.2.3 栅氧化层生长
栅氧化层是SiC MOSFET的心脏。SiC的栅氧化层和硅不一样，不能直接热氧化。为什么？因为SiC热氧化会生成SiO₂，但界面处会残留碳，形成界面态。这些界面态会降低沟道迁移率，影响阈值电压稳定性。
我建议采用N₂O或NO退火。在氧化后通入含氮气体，氮原子会钝化界面处的悬挂键，把界面态密度从1e12 cm⁻²eV⁻¹降到5e11以下。嗯，这个数字很重要，直接决定了器件的可靠性。
还有一个细节：氧化温度。SiC的氧化速率比硅慢得多，1200°C下氧化1小时，只能长30nm左右的SiO₂。所以栅氧化层厚度通常控制在30-50nm，太厚了工艺时间受不了。
警告：栅氧化层生长前，一定要做严格的表面清洗。SiC表面残留的金属离子（尤其是Na⁺）会在氧化过程中进入SiO₂，导致阈值电压漂移。我曾经因为清洗不彻底，一批器件的阈值电压偏差超过20%。
4.2.4 欧姆接触形成
最后一步，欧姆接触。SiC的欧姆接触比硅难做得多。硅上做欧姆接触，用Al就行。SiC呢？需要形成金属硅化物。常用的金属有Ni、Ti、Mo。Ni是最常见的，退火后形成Ni₂Si，接触电阻率可以做到1e-5 Ω·cm²以下。
关键参数是退火温度。Ni/SiC的欧姆接触退火温度在950°C-1000°C。温度低了，硅化物没形成；温度高了，Ni会过度扩散，形成空洞。我建议用快速热退火（RTA），升温速率50°C/s以上，保温时间30-60秒。
还有一个容易被忽略的点：接触金属的厚度。Ni太薄，硅化物不连续；Ni太厚，应力过大。我一般控制在100-150nm。
4.3 工艺难点
讲完步骤，咱们聊聊难点。SiC MOSFET工艺的难点，说白了就两个：高掺杂激活率和界面态密度控制。
4.3.1 高掺杂激活率
SiC中杂质的激活率远低于硅。Al在SiC中的激活率只有30%-50%，N的激活率稍高，也就60%-80%。为什么？因为SiC的晶格常数小，杂质原子进去后，周围晶格应力大，容易形成缺陷复合体。
提高激活率的方法：提高退火温度。但温度高了，表面形貌又受不了。这是个两难问题。我个人的经验是：在1600°C-1700°C之间找一个平衡点，配合保护层工艺，可以把激活率做到50%以上。
4.3.2 界面态密度控制
这个我多说两句。SiC/SiO₂界面态密度，是SiC MOSFET性能的“天花板”。界面态密度高了，沟道迁移率低，阈值电压不稳定，栅氧化层可靠性差。
控制界面态密度，我总结了三个要点：
- 氧化前表面处理：用HF清洗去除自然氧化层，再用RCA标准清洗。我建议在清洗后立即进行氧化，避免表面重新吸附杂质。
- 氧化工艺优化：采用干氧氧化，气氛中通入含氯气体（如TCA），可以降低界面态密度。但要注意氯气的腐蚀性，设备要耐腐蚀。
- 退火钝化：氧化后在N₂O或NO气氛中退火，这是最有效的方法。退火温度900°C-1000°C，时间30-60分钟。
关键数据：经过N₂O退火后，SiC/SiO₂界面态密度可以从1e12 cm⁻²eV⁻¹降低到3e11 cm⁻²eV⁻¹，沟道迁移率从10 cm²/Vs提升到30 cm²/Vs以上。
好了，这一章的内容就这些。SiC MOSFET的工艺，说白了就是和材料特性“斗智斗勇”。你理解了SiC的脾气，工艺就好做了。下一章咱们聊聊SiC MOSFET的电学特性测试，到时候我会分享一些测试中的“坑”。
公众号:蓝海资料掘金营，微信deep3321