3. 共模与差模驱动：为什么差分驱动是高速硅光调制的首选？共模点如何设置？
好，我们直接切入正题。做硅光调制器驱动，你迟早要面对一个选择：用单端信号推，还是用差分信号推？
我刚开始接触这个领域时，也觉得单端简单啊，一根线搞定，省功耗省面积。但后来在实验室里被现实狠狠教育了一回——眼图睁不开，误码率下不去，最后发现是共模噪声在捣鬼。从那以后，我对差分驱动就再也不敢马虎了。
3.1 为什么差分驱动是高速硅光调制的首选？
说白了，差分驱动就是用一对极性相反的信号去推调制器的两个臂。你想想看，硅光调制器本身就是一个马赫-曾德尔干涉仪结构，两个臂的相位差决定了输出光强。差分驱动正好让两个臂的相位变化方向相反，效果加倍。
具体好处有三点：
- 共模噪声抑制：电源噪声、地弹、衬底耦合噪声，这些都是共模的。差分对天然抵消它们。我在一个40Gbaud的项目中，单端驱动时电源纹波导致眼高波动超过15%，换成差分后直接降到3%以内。
- 电压摆幅翻倍：单端驱动，你只能从0到Vpp。差分驱动，两个臂各摆Vpp/2，但方向相反，等效调制电压就是Vpp。说白了，同样的电源电压，差分能给你更大的调制深度。
- 减少EMI：差分对的电流回路面积小，对外辐射小。高速信号动不动几十GHz，EMI问题会让你头疼到睡不着觉。
核心结论：差分驱动不是锦上添花，而是高速硅光调制的必要条件。低于25Gbaud或许还能凑合，一旦上了50Gbaud、100Gbaud，单端基本没戏。
3.2 共模点如何设置？
好，既然用了差分，那共模电压（Vcm）怎么定？这个问题我见过太多人翻车。
共模点设置，本质上是在做两件事：
- 保证调制器工作在最佳偏置点
- 保证驱动器的输出级不进入线性区或截止区
具体来说，有以下几个原则：
3.2.1 匹配调制器的Vπ特性
硅光调制器的传输曲线是cos²函数，最佳偏置点通常在正交点（Quadrature Point），也就是传输曲线斜率最大的地方。这个点对应的电压，就是你的共模电压基准。
我记得有一次，芯片测试时发现消光比始终上不去，折腾了两天。最后用示波器量了调制器两端的直流偏压，发现共模点偏了0.3V。调整之后，消光比直接从4dB跳到了7dB。嗯，细节决定成败。
3.2.2 考虑驱动器的输出摆幅
驱动器的输出级通常是CML（电流模式逻辑）结构。它的共模电压由负载电阻和尾电流决定：
Vcm = VDD - Itail × Rload / 2你想想看，如果Vcm设得太高，输出摆幅的上限会碰到电源轨，产生削顶失真。设得太低，下限又会碰到地，同样失真。我一般留出至少200mV的裕量。
3.2.3 温度与工艺补偿
硅光调制器的Vπ随温度变化很明显，大约0.1%/°C。驱动器本身的共模点也会随工艺角漂移。所以，我建议在芯片内部集成一个共模反馈环路（CMFB），实时调整。
我的习惯：在初始设计时，先用外部电源给调制器提供偏压，找到最佳工作点。然后测量这个点的电压值，再反推驱动器的共模设置。等流片回来，再用片上CMFB做微调。这样既保险又高效。
3.3 差分驱动的电路实现
讲完理论，我们看看实际电路怎么搭。一个典型的硅光调制器差分驱动级长这样：
VDD
|
RL
|
IN+ ----+---- OUT+ (接MZM上臂)
|
M1
|
Itail
|
GND
实际上，这是半边电路。完整的差分对需要两个这样的结构，输入信号反相。输出端通过交流耦合电容接到调制器的两个臂上。
这里有个坑：交流耦合电容的取值。太小了，低频分量丢失，码型产生基线漂移。太大了，面积和成本都受不了。我一般按时间常数τ = Rterm × Cac ≥ 10 × UI来计算，其中UI是单位间隔。比如56Gbaud，UI≈17.8ps，那么τ≥178ps，取Rterm=50Ω，Cac≥3.6pF。实际中我常用5pF左右，留点余量。
3.4 共模点的具体设置步骤
好，我们来个实操流程：
- 测Vπ：用直流扫描测出调制器的传输曲线，找到正交点电压VQ。
- 定Vcm：令驱动器的输出共模电压等于VQ。如果驱动器输出级是CML，调整尾电流或负载电阻来实现。
- 验摆幅：确认Vcm ± Vpp/2不超出电源轨和地。如果超出，要么降低Vpp，要么调整Vcm。
- 加反馈：设计CMFB环路，带宽至少是符号率的1/10，保证能跟踪温度变化。
警告：千万不要把共模点和偏置点混为一谈。共模点是驱动器的输出直流电平，偏置点是调制器的工作点。两者在交流耦合时是独立的，但在直流耦合时必须统一考虑。我曾经见过有人把这两个概念搞混，结果芯片直接烧了——因为直流电流过大。
3.5 知识体系结构图
下面这张图总结了本章的核心逻辑，我建议你多看几遍：
3.6 避坑指南
最后，分享几个我踩过的坑：
- 共模反馈环路稳定性：CMFB环路如果带宽不够，会引入低频振荡。我曾经在一个100Gbaud的设计中，CMFB带宽只做了1MHz，结果输出波形上叠加了一个10MHz的纹波。后来把带宽提升到5GHz才解决。
- 交流耦合电容的ESR：高速信号下，电容的等效串联电阻（ESR）会引入额外损耗。我建议用C0G或NP0材质的电容，ESR低且温度特性好。
- 差分对的对称性：版图上两个臂的走线长度差不要超过信号上升时间的1/10。比如50Gbaud，上升时间约7ps，走线长度差应小于0.7ps，换算成物理长度约140μm（在硅基上）。
一句话总结：差分驱动是高速硅光调制的基石，共模点设置是成败的关键。两者相辅相成，缺一不可。