第1章：高速PCB设计基础——叠层、阻抗与损耗分析
各位同学，大家好。我是老张，在光模块硬件这行摸爬滚打了十几年。今天咱们开始《光模块多通道并行设计实战》的第一章，聊聊高速PCB设计最基础、也最绕不开的三个话题：叠层设计、阻抗控制，还有损耗分析。
你可能会问，这些基础东西有什么好讲的？嗯，我见过太多项目，就是因为叠层没规划好，或者阻抗没控住，最后信号眼图一塌糊涂，板子重做，交期延误。说白了，基础不牢，地动山摇。
核心观点：高速PCB设计，叠层是骨架，阻抗是血脉，损耗是寿命。三者缺一不可。
1.1 PCB叠层设计——你的信号走哪条路？
叠层设计，说白了就是决定你的信号走哪一层，参考层是谁。我个人习惯，拿到一个25Gbps以上的光模块项目，第一件事不是画原理图，而是先想叠层。
为什么？因为叠层决定了你的阻抗能不能控住，串扰能不能压下去。我记得有一次，一个同事为了省成本，把8层板硬改成6层，结果信号层和参考层隔了两层介质，阻抗飞了，眼图直接闭了。教训啊。
叠层设计的基本原则
- 信号层紧邻参考层：高速信号层必须紧挨着完整的地平面或电源平面。间距越小，耦合越好，阻抗越稳。
- 对称压合：PCB叠层要尽量对称，防止板子翘曲。我见过4层板不对称，回流焊后直接弯成“锅盖”。
- 避免跨分割：信号层不要跨过参考层的分割槽。跨分割=阻抗突变=反射。
我的小技巧：做叠层规划时，先画一个简单的堆叠图，标出每层厚度、铜厚、介质常数。这个图后面调阻抗时特别有用。
1.2 阻抗控制——单端50Ω与差分100Ω
阻抗控制，是高速PCB设计的核心。光模块里，单端信号一般控50Ω，差分信号控100Ω。为什么是这两个值？说白了，这是行业约定俗成的标准，也是经过长期验证的最优解。
我在项目中遇到过，一个25Gbps的差分对，因为阻抗跑到了110Ω，结果回波损耗超标，发射端芯片直接罢工。后来查出来，是线宽和间距没算对。
阻抗计算公式（微带线为例）
单端微带线阻抗近似公式：
Z0 ≈ 87 / √(εr+1.41) * ln(5.98H / (0.8W+T))其中：
- H：介质厚度（信号层到参考层的距离）
- W：线宽
- T：铜厚
- εr：介质介电常数
差分阻抗更复杂一些，跟线间距S也有关系。一般差分100Ω，线宽和间距要配合介质厚度来调。
避坑指南：我曾经在计算阻抗时，忘了考虑阻焊层的厚度。阻焊层虽然薄，但介电常数高，对高频信号影响不小。尤其是50Ω微带线，阻焊层能让你阻抗降2-3Ω。所以，算阻抗时一定要把阻焊层算进去。
1.3 微带线与带状线——损耗分析
光模块里，信号走线主要有两种：微带线和带状线。微带线在表层，带状线在内层。各有各的脾气。
微带线
- 优点：走线方便，调阻抗容易，损耗相对小。
- 缺点：容易受外部干扰，辐射也大。表层走线，铜箔粗糙度影响明显。
带状线
- 优点：屏蔽好，串扰小，适合长距离传输。
- 缺点：损耗比微带线大，因为介质更厚，而且上下都有参考层，寄生电容大。
你想想看，为什么25Gbps以上的信号，我建议尽量走微带线？因为损耗小啊。带状线虽然屏蔽好，但介质损耗和导体损耗加起来，比微带线高不少。尤其是FR4这种普通板材，到了10GHz以上，损耗大得吓人。
损耗分析表（典型值，仅供参考）
| 走线类型 | 介质损耗 (dB/inch @10GHz) | 导体损耗 (dB/inch @10GHz) | 总损耗 (dB/inch @10GHz) |
|---|---|---|---|
| 微带线（表层） | 0.05 | 0.12 | 0.17 |
| 带状线（内层） | 0.08 | 0.15 | 0.23 |
看到没？带状线总损耗比微带线高了约35%。所以，在光模块这种对损耗极其敏感的场景，我一般优先用微带线。除非信号需要屏蔽，或者板子层数太多，才考虑带状线。
我的经验：做损耗预算时，别只看理论值。实际板材的介电常数和损耗因子，跟厂家提供的datasheet可能有出入。我建议每次打样前，让PCB厂家提供实测的阻抗和损耗数据，或者自己做一条测试线验证一下。
1.4 知识体系总览
下面这张图，是我自己总结的高速PCB设计基础的知识框架。你可以把它当作本章的“地图”。
1.5 本章小结
好了，这一章的内容就这些。总结一下：
- 叠层设计是基础中的基础，决定了你的信号能不能“安稳”地走。
- 阻抗控制是核心，50Ω和100Ω不是随便定的，背后有物理逻辑。
- 损耗分析是实战关键，微带线和带状线各有优劣，选型要结合具体场景。
嗯，这一章就到这里。下一章我们聊聊更具体的——差分对设计、串扰抑制和布线技巧。到时候见。