2、时序基础概念：时钟周期、上升沿与下降沿、建立时间与保持时间、时序路径

各位同学，咱们今天聊点实在的。时序这东西，说白了就是数字电路的“心跳”。你想想看，一个芯片里成千上万个寄存器，要是没有统一的节拍，那不乱成一锅粥了？我当年刚入行时，总觉得时序分析是后端的事，跟我前端设计没关系。直到有一次，我写的代码综合后时序违例一大堆，被老工程师叫去“喝茶”……嗯，从那以后，我再也不敢小看这些基础概念了。

2.1 时钟周期：芯片的“心跳”

时钟周期，就是时钟信号重复一次的时间间隔。单位通常是纳秒（ns）。比如一个100MHz的时钟，周期就是10ns。这个数字决定了你的芯片能跑多快。

我个人习惯把时钟周期想象成“一节课的时间”。寄存器只能在每个时钟的特定时刻干活，就像学生只能在每节课的固定时间回答问题。周期越短，干活越快，但压力也越大。

我在项目中遇到过一件事：有个同事为了追求高频，把时钟周期压到了5ns。结果综合后时序一片红，最后不得不降频到8ns才稳定。所以啊，别光看理论频率，实际能跑多快还得看你的设计质量。

2.2 上升沿与下降沿：触发的“开关”

时钟信号不是一直高或一直低，它在高低电平之间跳变。上升沿就是从低到高的那一瞬间，下降沿就是从高到低的那一瞬间。绝大多数数字电路都用上升沿触发，但也有用下降沿的，甚至双边沿的。

为什么会这样？因为寄存器需要一个明确的“采样时刻”。如果电平变化时采样，那数据不稳定，容易出错。所以设计者约定：只在边沿处采样，其他时间随便变，我不理你。

我曾经在一个项目中，为了省一个反相器，把某个模块改成了下降沿触发。结果综合工具报了一堆hold违例，折腾了两天才修好。后来我学乖了：能用上升沿，绝不碰下降沿。

2.3 建立时间与保持时间：寄存器的“规矩”

这两个概念，是时序分析的核心。说白了，就是寄存器对输入数据的要求：

• 建立时间（Setup Time, Tsu）： 在时钟有效沿到来之前，数据必须提前稳定下来的最短时间。
• 保持时间（Hold Time, Th）： 在时钟有效沿到来之后，数据必须继续保持稳定的最短时间。

你想想看，寄存器就像一个拍照的人。建立时间就是“准备拍照”的时间，保持时间就是“拍完照别乱动”的时间。如果数据在这两个窗口内变化，拍出来的照片就是模糊的——也就是亚稳态。

我记得有一次，一个实习生写的代码在仿真时完全正常，但流片回来就是跑不起来。查了半天，发现是保持时间违例。仿真器默认不检查保持时间，所以仿真通过了，但实际芯片不行。嗯，这就是理论和实践的差距。

2.4 时序路径：数据怎么“跑”

时序路径，就是数据从一个寄存器出发，经过组合逻辑，到达另一个寄存器的路径。静态时序分析（STA）就是检查这些路径是否满足建立时间和保持时间的要求。

常见的时序路径分四种：

路径类型	起点	终点	说明
输入到寄存器	输入端口	寄存器D端	外部信号进入芯片后，被寄存器采样
寄存器到寄存器	寄存器Q端	寄存器D端	最核心的路径，占大多数
寄存器到输出	寄存器Q端	输出端口	内部信号输出到芯片外部
输入到输出	输入端口	输出端口	纯组合逻辑路径，较少见

我个人习惯在写RTL时，脑子里就过一遍这些路径。尤其是寄存器到寄存器的路径，如果组合逻辑太深，周期肯定不够。这时候就要考虑插流水线了。

2.5 知识体系总览

下面这张图，是我自己总结的时序基础概念关系图。你看一眼，就能明白这些概念是怎么串起来的。

你看这张图就明白了：时钟周期是“总纲”，它决定了上升沿和下降沿的出现频率。而建立时间和保持时间，是寄存器对数据提出的“规矩”。时序路径，则是数据在这些规矩下如何传播的“路线图”。

嗯，这四个概念，你只要搞懂了，时序分析就入门了。剩下的就是多练、多踩坑、多总结。我当年也是从一脸懵逼到慢慢开窍的，别急，慢慢来。

---

公众号:蓝海资料掘金营，微信deep3321