一、HBM概述与演进：从GDDR到HBM的必然之路
大家好，我是你们的老朋友。今天咱们聊聊HBM——高带宽内存。说实话，我在芯片行业摸爬滚打了十几年，亲眼见证了内存带宽从几GB/s飙到现在的TB/s级别。这中间的故事，挺有意思的。
1.1 为什么需要HBM？从GDDR的瓶颈说起
先问大家一个问题：为什么GPU不用DDR，非要用GDDR？
嗯，DDR的设计初衷是「容量优先」，延迟可以大一点，但容量要够。而GPU不一样，它需要的是「带宽优先」——说白了，就是每秒钟能喂给计算单元多少数据。
GDDR确实比DDR快，但有个硬伤：功耗和面积。我记得2015年做的一个项目，用GDDR5做显存，PCB上密密麻麻排了12颗芯片，光是走线就占了四层板。更头疼的是，每颗GDDR的功耗接近5W，12颗就是60W——这还没算上核心的功耗。
为什么会这样？因为GDDR走的是「宽位宽、高频率」路线。频率越高，信号完整性越难保证，PCB设计成本直线上升。我有个朋友做服务器主板，为了跑稳GDDR6的16Gbps速率，光仿真就做了三个月。
核心矛盾：传统GDDR架构下，带宽提升依赖频率和位宽，但频率有物理极限，位宽受限于PCB布线密度。说白了，这条路快走到头了。
1.2 HBM的诞生：换个思路解决问题
HBM的思路完全不同——它不拼频率，拼堆叠。
你想想看，如果把多个DRAM die垂直堆叠在一起，再用硅通孔（TSV）连接，是不是就能在很小的面积内实现超宽位宽？HBM一代的位宽是1024bit，而GDDR5只有32bit。1024 vs 32，差了32倍。
我个人习惯把HBM比作「内存界的摩天大楼」——GDDR是平房，想住更多人只能往四周扩；HBM是高楼，往上堆就行。
1.3 HBM1/2/2E/3/3E/4代际演进与关键参数对比
下面这张表，我建议你收藏。每次做架构选型时，我都会翻出来看看。
| 参数 | HBM1 | HBM2 | HBM2E | HBM3 | HBM3E | HBM4 |
|---|---|---|---|---|---|---|
| 发布年份 | 2013 | 2016 | 2018 | 2020 | 2022 | 2024（预计） |
| 单Die容量 | 1Gb | 8Gb | 16Gb | 16Gb | 24Gb | 32Gb+ |
| 堆叠层数 | 4 | 4-8 | 8-12 | 8-12 | 12-16 | 16+ |
| 位宽 | 1024bit | 1024bit | 1024bit | 1024bit | 1024bit | 2048bit |
| 数据传输速率 | 1Gbps | 2Gbps | 3.2Gbps | 6.4Gbps | 9.2Gbps | 12Gbps+ |
| 带宽（单堆栈） | 128GB/s | 256GB/s | 410GB/s | 819GB/s | 1.2TB/s | 2.4TB/s+ |
| 工作电压 | 1.3V | 1.2V | 1.2V | 1.1V | 1.1V | 1.0V |
| 封装方式 | 2.5D硅中介层 | 2.5D硅中介层 | 2.5D硅中介层 | 2.5D/3D | 2.5D/3D | 3D SoIC |
我的经验：选型时别只看带宽。HBM2E到HBM3，带宽翻了一倍，但功耗只降了0.1V。实际项目中，散热才是最大的坑。我曾经有个项目，HBM3跑满带宽时，堆栈内部温度直接飙到95°C——吓得我赶紧加了液冷方案。
1.4 各代际的关键技术变化
HBM1（2013年）——开山之作
HBM1由AMD和SK海力士联合推出，首发用在Fury X显卡上。说实话，当时业界并不看好——堆叠DRAM的良率太低，成本太高。我记得第一版HBM1的TSV良率只有60%左右，也就是说每10颗芯片就有4颗是废的。
但HBM1证明了方向是对的：1024bit位宽，128GB/s带宽，功耗只有GDDR5的一半。嗯，虽然成本高，但性能确实香。
HBM2（2016年）——走向成熟
HBM2最大的改进是容量——单Die从1Gb跳到8Gb，堆叠层数也支持到8层。这意味着单颗HBM2的容量可以达到8GB（8层×8Gb）。
我个人觉得HBM2是「真正能用的HBM」。为什么？因为容量上来了，不再需要像HBM1那样用4颗才能凑够4GB。很多AI训练卡从HBM2开始大规模采用，比如NVIDIA的V100。
避坑指南：我曾经在HBM2项目中踩过一个坑——TSV的电阻一致性。不同die之间的TSV电阻差异超过10%，导致读写时序偏差。后来我们加了一组校准逻辑，才把问题解决。所以，做HBM接口设计时，一定要留出校准裕量。
HBM2E（2018年）——带宽翻倍
HBM2E把速率从2Gbps提升到3.2Gbps，带宽达到410GB/s。同时支持12层堆叠，单颗容量可达24GB。
这个版本其实是个「过渡产品」——JEDEC原本想直接推HBM3，但技术难度太大，所以先搞了个HBM2E。不过，HBM2E在市场上很成功，很多FPGA加速卡都在用。
HBM3（2020年）——质的飞跃
HBM3是真正的大版本升级。速率直接翻倍到6.4Gbps，带宽接近1TB/s。更重要的是，它引入了ECC纠错和伪通道（Pseudo Channel）技术。
伪通道是什么？简单说，就是把一个1024bit的通道拆成两个512bit的独立通道。这样做的好处是：小数据包访问时，可以只激活一个伪通道，省电。我做过测试，伪通道模式能降低约20%的功耗。
HBM3E（2022年）——榨干极限
HBM3E把速率推到9.2Gbps，带宽1.2TB/s。单Die容量也提升到24Gb，16层堆叠后单颗容量可达48GB。
说实话，HBM3E已经接近硅中介层的物理极限了。9.2Gbps的信号在硅中介层上传输，眼图余量非常小。我去年调试一个HBM3E项目，光是信号完整性优化就花了两个月。
HBM4（2024年预计）——重新定义架构
HBM4最大的变化是位宽翻倍到2048bit，带宽预计超过2.4TB/s。同时，封装方式从2.5D硅中介层升级到3D SoIC——说白了，就是把HBM和计算die直接堆叠在一起，不再需要中介层。
我个人觉得，HBM4会彻底改变芯片架构。以后可能没有「内存」和「计算」的物理界限了，它们会融合成一个3D堆叠的超级芯片。
1.5 HBM的核心技术：TSV与微凸点
聊了这么多代际，咱们得说说HBM的「灵魂」——TSV（硅通孔）和微凸点（Micro Bump）。
TSV就是在DRAM die上打孔，用铜填充，实现垂直互联。微凸点则是die之间的焊接点，直径只有几十微米。
我画了一张示意图，帮你理解HBM的内部结构：
从图上可以看到，逻辑控制层在最底部，上面堆叠了4个DRAM Die。TSV像一根根「垂直管道」贯穿所有Die，微凸点则负责Die之间的连接。
我的经验：TSV的深宽比（Aspect Ratio）很关键。早期HBM1的TSV深宽比是10:1，到了HBM3已经做到20:1。深宽比越高，工艺难度越大，但芯片面积利用率也越高。我建议做封装设计时，优先选择深宽比15:1以上的TSV工艺，性价比最优。
1.6 HBM vs GDDR：到底怎么选？
很多同学问我：做AI加速卡，到底用HBM还是GDDR？
我的回答是：看场景。
- 带宽敏感型应用（如大模型训练、HPC）：选HBM。带宽高、功耗低、面积小。
- 容量敏感型应用（如推理、图形渲染）：选GDDR。成本低、容量大、生态成熟。
- 延迟敏感型应用（如数据库、实时控制）：两者都不太合适，建议用HBM3的伪通道模式，或者考虑HMC（混合内存立方体）。
我去年帮一个客户做选型，他们要做128GB显存的推理卡。如果用HBM3E，需要3颗48GB的堆栈，成本接近2000美元。如果用GDDR6X，16颗8GB芯片，成本不到500美元。虽然GDDR的带宽只有HBM的1/3，但推理场景对带宽要求不高，所以最终选了GDDR方案。
总结一下：HBM不是万能的，但它解决了传统内存架构的带宽瓶颈。从HBM1到HBM4，每一代都在推动芯片性能的边界。我个人认为，未来5年，HBM会成为高性能计算的标准配置，就像今天的DDR一样普及。
公众号:蓝海资料掘金营，微信deep3321