第3章 x86架构详解（AMD篇）

第一章：x86架构详解（AMD篇）——EPYC系列发展史与核心微架构

各位同学，今天我们来聊聊AMD的服务器CPU。说实话，十年前如果有人跟我说AMD能在服务器市场跟Intel掰手腕，我肯定觉得他疯了。但你看现在，EPYC系列已经成了数据中心里绕不开的名字。

我个人最早接触AMD的服务器芯片，还是推土机架构那会儿。那时候的AMD，说实话有点惨。但Zen架构出来后，一切都变了。今天我就带大家从头捋一遍EPYC的发展史，以及背后的微架构秘密。

EPYC这个名字，其实是2017年才正式启用的。在此之前，AMD的服务器芯片叫Opteron。嗯，这里有个小故事——我当年在实验室调Opteron的功耗时，经常被它的发热量吓到。但EPYC不一样，它从诞生起就是冲着高效能去的。

第一代EPYC（Naples，那不勒斯），2017年发布。基于Zen 1架构，最多32核64线程。那时候Intel的Xeon最多也就28核。你想想看，AMD一上来就堆核，确实打了Intel一个措手不及。

第二代EPYC（Rome，罗马），2019年发布。Zen 2架构，最多64核128线程。这一代最大的变化是采用了Chiplet设计——也就是把多个小芯片拼在一起。我在项目中遇到过，这种设计对散热和互联的要求很高，但AMD做得确实不错。

第三代EPYC（Milan，米兰），2021年发布。Zen 3架构，单核性能大幅提升。IPC（每时钟周期指令数）提升了19%左右。说实话，这一代让我印象最深的是它的缓存延迟优化，很多数据库场景下性能直接翻倍。

第四代EPYC（Genoa，热那亚），2022年发布。Zen 4架构，首次支持DDR5和PCIe 5.0。最多96核192线程。嗯，这里要注意，这一代还引入了AVX-512指令集，对科学计算来说是个大杀器。

Zen架构是AMD翻身的关键。我习惯把Zen架构的演进分成三个阶段：

Zen 1：重新设计了前端，分支预测准确率大幅提升。每个时钟周期可以处理4条指令。说实话，跟推土机比简直是两个世界。
Zen 2：把CCX（核心复合体）从4核改成了8核。L3缓存翻倍到16MB。我记得当时测试Rome的数据库性能，缓存命中率提高了不少。
Zen 3：统一了L3缓存，8个核心共享32MB。IPC提升19%。这一代我建议重点关注它的缓存一致性协议，比前代优化了很多。
Zen 4：前端宽度增加到6条指令。支持AVX-512。L2缓存从512KB翻倍到1MB。嗯，这里要注意，AVX-512的功耗很高，散热设计要留足余量。

核心知识点：Zen 3的缓存统一设计是性能提升的关键。之前每个CCX有独立的L3缓存，核心间通信要走IF总线。统一后，延迟降低了，带宽也上去了。

CCD（Core Complex Die）是AMD Chiplet设计的核心。每个CCD包含8个核心和对应的缓存。多个CCD通过Infinity Fabric（IF）总线互联。

我曾经在调试多CCD通信时遇到过一个问题：两个CCD之间的延迟比预期的要高。后来发现是IF总线的频率设置不对。说白了，IF总线就像城市之间的高速公路，路况不好，车再多也跑不快。

IF总线的关键参数：

3D V-Cache是AMD的独门绝技。说白了，就是在核心上面再堆一层缓存。Milan-X就是用了这个技术，L3缓存从32MB直接翻到96MB。

我建议做数据库和高性能计算的同行重点关注这个特性。有些场景下，3D V-Cache能让性能提升50%以上。但要注意，它的功耗密度很高，散热要做好。

避坑指南：我曾经在部署Milan-X时，发现某些应用性能提升不明显。后来排查发现，是应用的数据访问模式对缓存不敏感。所以，3D V-Cache不是万能的，要看场景。

AVX-512是Zen 4才引入的。之前Intel一直拿这个说事，说AMD不支持。现在AMD也支持了，而且实现方式很有意思——两个256位单元拼接成512位。

为什么会这样？因为AMD想兼顾功耗和性能。全宽512位单元功耗太高，拼接设计可以在不需要时只跑256位，省电。

使用AVX-512时要注意：

警告：AVX-512的降频机制在不同型号上表现不同。我建议在生产环境部署前，先做压力测试，确认散热和供电是否满足要求。

下面我用一张图来总结本章的核心内容。这张图展示了EPYC系列从架构到关键特性的整体脉络。

这张图把EPYC的发展史、微架构演进和关键特性串在了一起。你可以看到，从Naples到Genoa，核心数在增加，架构在优化，特性在丰富。说白了，AMD就是用这种迭代方式，一步步把EPYC打造成了服务器市场的有力竞争者。

好了，第一章的内容就到这里。下一章我们会深入Intel的Xeon系列，看看蓝队是怎么应对的。各位同学，我们下章见。