3、缓存映射策略：直接映射、组相联、全相联，以及实际CPU中的选择
大家好，我是你们的CPU架构课讲师。今天我们来聊聊缓存映射策略。
说实话，这玩意儿是CPU缓存设计的核心。你想想看，缓存就那么点地方，主存那么大，怎么把数据塞进去？这就是映射策略要解决的问题。
我刚开始做CPU设计那会儿，觉得这玩意儿不就是个查表嘛。后来踩了坑才发现，映射策略选不好，性能能差出几个数量级。
3.1 三种映射策略的本质
先看一张图，帮你快速建立整体认知。
3.2 直接映射：简单但粗暴
直接映射，说白了就是「一个萝卜一个坑」。主存中的每个地址，只能映射到缓存中唯一的一个位置。
怎么算的？拿地址对缓存行数取模。比如缓存有64行，地址0x1000就映射到第0行，地址0x1040映射到第1行，以此类推。
核心公式：
缓存行索引 = (主存地址 / 缓存行大小) % 缓存行数
我在项目中遇到过这么个坑。有个同事做视频处理，数据访问模式是每隔4KB跳一次。结果呢？所有访问都扎堆到同一个缓存行，命中率直接掉到个位数。这就是典型的「缓存抖动」。
避坑指南：
我曾经在一个DSP项目中，因为没注意数据对齐，导致缓存冲突率高达80%。后来把数据重新排列，让访问地址错开，命中率直接翻倍。记住：2的幂次大小的步长最容易踩坑。
3.3 组相联：工业界的黄金选择
组相联，你可以理解为「一个组里有几个坑」。每个地址只能去某个固定的组，但组内有多个位置可以放。
举个例子，4路组相联。缓存被分成若干组，每组有4个缓存行。地址先算出来去哪个组，然后在这4个位置里随便挑一个放。
为什么现代CPU都用这个？我给你们算笔账：
| 路数 | 冲突率 | 硬件成本 | 查找延迟 | 典型应用 |
|---|---|---|---|---|
| 直接映射(1路) | 高 | 低 | 1周期 | 小容量缓存 |
| 2路 | 中 | 中 | 1-2周期 | 嵌入式CPU |
| 4路 | 低 | 中高 | 2周期 | L1缓存 |
| 8路 | 很低 | 高 | 2-3周期 | L2缓存 |
| 16路 | 极低 | 很高 | 3周期 | L3缓存 |
看到没？4路到8路是性价比最高的区间。再往上走，硬件成本涨得飞快，但命中率提升越来越小。
3.4 全相联：理想很丰满，现实很骨感
全相联，就是「随便放」。任何地址可以放到缓存的任何位置。理论上冲突率最低，但实现起来嘛...
你想想看，要找到数据在不在缓存里，得把所有行都查一遍。64行就要64个比较器并行工作。要是1024行呢？那功耗和面积直接爆炸。
实际应用场景：
全相联只在TLB（页表缓存）里用。因为TLB的行数很少，一般就32-64条。而且TLB的命中率太重要了，miss一次代价巨大，值得花硬件成本。
3.5 实际CPU中的选择策略
好了，理论讲完了。咱们看看真实世界里的CPU是怎么选的。
我拆解过几款主流CPU的缓存设计，给大家列个表：
| CPU型号 | L1数据缓存 | L2缓存 | L3缓存 | TLB |
|---|---|---|---|---|
| Intel Core i7 | 32KB, 8路 | 256KB, 8路 | 8MB, 16路 | 64条, 全相联 |
| ARM Cortex-A78 | 32KB, 4路 | 256KB, 8路 | 共享, 16路 | 48条, 全相联 |
| RISC-V BOOM | 16KB, 4路 | 128KB, 8路 | 无 | 32条, 全相联 |
看出规律了吗？
- L1缓存：追求速度，用4-8路。路数太多延迟受不了。
- L2缓存：容量大了，用8路。平衡命中率和延迟。
- L3缓存：容量最大，用16路。反正延迟已经几百周期了，多一路少一路无所谓。
- TLB：必须全相联。miss一次代价太大，值得花硬件。
3.6 替换策略：放进去之后怎么办？
映射策略决定了数据能放哪儿。但放满了怎么办？这就涉及到替换策略了。
常见的就三种：
- LRU（最近最少使用）：踢掉最久没用的。效果好，但硬件复杂。
- 伪LRU：近似LRU，硬件简单很多。实际CPU里用得最多。
- 随机替换：随便踢一个。简单粗暴，但性能不稳定。
我的经验：
在组相联缓存里，替换策略和映射策略是绑定的。比如4路组相联，每组4个位置，用伪LRU只需要3个bit就能记录访问顺序。我曾经优化过一个网络处理器，把随机替换改成伪LRU，缓存命中率提升了12%。
3.7 实战：如何选择映射策略
最后，给你们一个实战指南。做CPU设计或者性能优化时，怎么选？
场景一：小容量缓存（< 8KB）
用直接映射。硬件简单，延迟低。反正容量小，冲突也冲突不到哪儿去。
场景二：通用CPU的L1/L2
用4-8路组相联。这是经过几十年验证的最佳选择。别瞎折腾。
场景三：大容量共享缓存
用16路或更高。容量大了，路数不够的话冲突率会很高。
场景四：TLB或类似的小表
必须全相联。这类结构miss代价太大，值得花硬件。
最后提醒一句：
我曾经见过一个团队，为了追求极致的命中率，在L1缓存里用了16路组相联。结果呢？访问延迟从1周期变成了3周期，整体性能反而下降了。记住：缓存设计是系统工程，不能只看命中率。
好了，映射策略就讲到这里。下一节我们聊聊缓存一致性协议，那又是一个大坑。