3、静态功耗基础：漏电流机制
各位同学，今天我们来聊聊静态功耗。说实话，我刚入行那会儿，静态功耗还不是什么大问题。那时候工艺节点还在180nm以上，漏电流小得可以忽略。但现在？你想想看，到了7nm、5nm，静态功耗已经能占到芯片总功耗的40%甚至更多。这可不是闹着玩的。
静态功耗，说白了就是晶体管在「关断」状态下仍然消耗的功率。理想情况下，晶体管关断时应该没有电流流过。但现实世界哪有那么完美？漏电流就是那个「不请自来的客人」。
3.1 漏电流的三大来源
漏电流主要有三种机制，我一个个来讲。
3.1.1 亚阈值漏电
这是最「出名」的一种漏电。MOS管的栅极电压低于阈值电压Vth时，按理说应该关断了吧？但实际上，源漏之间仍然会有一个微弱的电流流过。这个电流就叫亚阈值漏电。
为什么会这样？因为载流子的扩散效应。沟道里总有一些「能量够高」的载流子，能翻过势垒从源极跑到漏极。温度越高，这些「活跃分子」就越多。
我记得在28nm的一个项目中，我们做低功耗设计，发现芯片待机时功耗怎么也降不下来。查了半天，最后发现是亚阈值漏电在作祟。那个教训让我记住了：亚阈值漏电是静态功耗的头号元凶。
亚阈值漏电的公式大致是这样的：
I_sub = I0 * exp((Vgs - Vth) / (n * VT)) * (1 - exp(-Vds / VT))其中VT是热电压，n是亚阈值斜率因子。这个公式告诉我们：Vth每降低一点，漏电就会指数级增长。嗯，这就是为什么工艺缩小时漏电问题会急剧恶化。
3.1.2 栅极漏电
栅极漏电，也叫栅极直接隧穿电流。早期工艺中，栅氧化层比较厚，这个问题不明显。但到了45nm以下，栅氧化层薄到只有几个原子层厚度，电子直接「穿墙而过」就成了现实。
你想想看，栅氧化层厚度从原来的几十纳米降到现在的1纳米左右，电子隧穿的概率大大增加。栅极漏电虽然单个晶体管上很小，但芯片上有几十亿个晶体管，加起来就相当可观了。
我在做65nm项目时，第一次遇到栅极漏电问题。当时仿真结果显示静态功耗超标30%，排查后发现是高K金属栅工艺还没普及，传统SiO2栅氧化层漏电太严重。后来换了高K介质，这个问题才得到缓解。
3.1.3 栅氧化层隧穿
这个和栅极漏电其实是「亲戚关系」。栅氧化层隧穿包括两种机制：
- Fowler-Nordheim隧穿：电场强度高时，电子通过三角形势垒隧穿
- 直接隧穿：氧化层极薄时，电子直接穿过整个氧化层
直接隧穿在先进工艺中更常见。我记得有个项目，为了追求高性能，把栅氧化层厚度减到了极限。结果芯片一上电，栅极漏电大得吓人，芯片温度飙升，又进一步加剧了漏电——典型的正反馈，最后只能降频使用。
3.2 温度对静态功耗的影响
温度，是静态功耗的「放大器」。我经常跟团队说：温度每升高10°C，静态功耗大约翻一倍。这不是夸张，是物理规律决定的。
为什么？因为亚阈值漏电和温度呈指数关系。温度升高，载流子的本征载流子浓度增加，扩散系数增大，漏电自然就上去了。
来看一组典型数据：
| 温度 (°C) | 亚阈值漏电 (相对值) | 栅极漏电 (相对值) | 总静态功耗 (相对值) |
|---|---|---|---|
| 25 | 1.0x | 1.0x | 1.0x |
| 85 | 8.5x | 1.2x | 7.5x |
| 125 | 35x | 1.5x | 30x |
看到没？85°C时静态功耗已经是室温的7.5倍了。125°C时更是飙升到30倍。这就是为什么高温环境下芯片的漏电问题特别严重。
我曾经处理过一个车载芯片的案例。客户反映芯片在夏天暴晒后功耗异常。我们一查，发现芯片结温达到了110°C，静态功耗比常温下大了20多倍。后来我们在设计中加入了温度补偿电路，才解决了这个问题。
3.3 工艺缩放带来的挑战
工艺缩放，说白了就是晶体管越做越小。这本来是好事——面积小、速度快、动态功耗低。但静态功耗这块，却成了「老大难」。
主要挑战有这几个：
- 阈值电压降低：为了保持性能，Vth必须跟着电源电压一起降。但Vth降低直接导致亚阈值漏电指数级增长。
- 栅氧化层变薄：栅极漏电和隧穿电流急剧增加。
- 短沟道效应：沟道长度缩短后，源漏之间的静电控制变差，漏电更严重。
- 工艺波动：小尺寸下，掺杂原子数量少，Vth的波动变大，最差情况下的漏电更难控制。
我给大家画个图，看看工艺缩放过程中静态功耗的变化趋势：
从这张图可以清楚看到：在180nm时代，静态功耗几乎可以忽略。但到了65nm以下，静态功耗开始「抬头」。到了28nm，静态功耗已经和动态功耗「平起平坐」了。再往下走，静态功耗甚至可能反超动态功耗。
这就是为什么现在做低功耗设计，必须把静态功耗放在和动态功耗同等重要的位置。我见过不少团队，只盯着动态功耗优化，结果流片回来静态功耗超标，整个芯片的功耗预算全崩了。
- 亚阈值漏电是静态功耗的主要来源，与Vth呈指数关系
- 栅极漏电在先进工艺中不可忽视，高K介质是解决方案之一
- 温度每升高10°C，静态功耗约翻倍
- 工艺缩放使静态功耗问题日益严峻，必须从设计初期就纳入考量
好了，静态功耗的基础就讲到这里。下一节我们会聊聊如何通过各种设计技术来「驯服」这些漏电流。记住一句话：理解漏电流的物理本质，是做好低功耗设计的第一步。
公众号:蓝海资料掘金营，微信deep3321