2. 存储层次结构回顾：从CPU寄存器到机械硬盘的层级
做芯片架构这些年，我经常跟年轻工程师说一句话：搞懂存储层次，你就搞懂了一半的系统性能。这话听着夸张，但你想想看，CPU再快，数据喂不进去，一切都是白搭。
今天咱们就来聊聊这个存储层次结构。说白了，就是数据在计算机系统里是怎么一层层存放、一层层传递的。我习惯把这套结构叫做「数据金字塔」——越往上越快、越贵、越小；越往下越慢、越便宜、越大。
2.1 存储金字塔：从寄存器到机械硬盘
先给你画个全景图。我每次做系统设计时，脑子里都会浮现这个金字塔：
这张图我每次做架构评审都会拿出来。你看，从顶部的寄存器到底部的机械硬盘，速度差了整整7个数量级。嗯，这里要注意——这个差距还在逐年拉大。
2.2 各层级的速度与容量对比
咱们来点硬核数据。我整理了一张表，你感受一下这个差距有多夸张：
| 存储层级 | 典型延迟 | 典型容量 | 带宽 | 成本/GB |
|---|---|---|---|---|
| 寄存器 | ~0.3-1 ns | 几百字节 | TB/s级 | 极高 |
| L1 Cache | ~1-2 ns | 32KB-64KB | ~1 TB/s | 极高 |
| L2 Cache | ~5-10 ns | 256KB-1MB | ~500 GB/s | 高 |
| L3 Cache | ~15-30 ns | 2MB-32MB | ~200 GB/s | 中等 |
| 主存 (DRAM) | ~50-100 ns | 4GB-128GB | ~20-50 GB/s | 低 |
| SSD (NVMe) | ~10-100 μs | 128GB-2TB | ~1-7 GB/s | 很低 |
| 机械硬盘 | ~5-15 ms | 500GB-20TB | ~100-200 MB/s | 极低 |
看到没？寄存器和机械硬盘的延迟差了1亿倍。我刚开始做芯片时，对这个数字没什么概念。直到有一次调试一个存储密集型应用，发现CPU 99%的时间都在等数据——那一刻我才真正理解了这个差距有多可怕。
2.3 存储墙问题：为什么CPU越来越快，但系统越来越慢？
好，现在咱们聊聊核心问题——存储墙。
什么叫存储墙？说白了就是：CPU的性能增长速度和存储器的性能增长速度严重脱节。
我举个例子你就明白了。过去20年，CPU的性能每年提升约40-50%，而DRAM的延迟每年只改善约5-7%。你想想看，这中间差了多少？
我2015年做过一个项目，CPU主频从2GHz提升到3GHz，理论上性能提升50%。结果实际跑应用，只提升了不到10%。为什么？因为大部分时间CPU都在等内存数据。这就是典型的存储墙问题。
2.4 存储墙的量化分析
咱们来点具体的数字。我整理了一个对比：
- 1980年： CPU和DRAM延迟比约 1:1，基本匹配
- 2000年： CPU延迟 ~0.3ns，DRAM延迟 ~50ns，差距约 150倍
- 2020年： CPU延迟 ~0.1ns，DRAM延迟 ~70ns，差距约 700倍
- 2024年： CPU延迟 ~0.05ns，DRAM延迟 ~60ns，差距约 1200倍
这个趋势还在恶化。为什么会这样？
我个人理解，核心原因有两个：
- 物理限制： DRAM的访问延迟受限于电容充放电时间，这个物理过程很难再大幅缩短
- 架构限制： 处理器和存储器之间的互连带宽受限于引脚数和信号完整性
2.5 如何应对存储墙？
既然问题摆在这，那怎么解决？我分享几个实际项目中用过的策略：
策略一：层次化缓存
这是最经典的做法。通过多级缓存（L1/L2/L3），把最常用的数据放在最快的地方。我记得在做一个网络处理器时，通过优化L2缓存的预取策略，把命中率从85%提升到了97%，系统吞吐量直接翻倍。
策略二：数据局部性优化
说白了就是让程序尽量访问连续的内存地址。我见过太多代码，明明可以顺序访问，非要跳来跳去——结果缓存命中率惨不忍睹。
策略三：近存计算
这是最近几年的热门方向。把计算逻辑搬到存储器附近，减少数据搬运。比如HBM（高带宽存储器）就是把DRAM和逻辑芯片堆叠在一起，带宽能做到1TB/s以上。
2.6 小结
好了，这一章的内容就这些。咱们回顾一下重点：
- 存储层次结构是一个金字塔，从寄存器到机械硬盘，速度递减、容量递增
- 各层级之间的延迟差距高达7个数量级
- 存储墙问题是CPU和存储器性能增长不匹配导致的
- 应对策略包括层次化缓存、数据局部性优化、近存计算等
下一章，咱们会深入聊聊缓存一致性协议——这是多核系统中绕不开的话题。到时候我会分享一个我在服务器芯片项目中踩过的坑，保证让你印象深刻。