01
智能驾驶芯片概述
智能驾驶分级标准(L0-L5) · 车载芯片市场格局 · 软硬件协同设计概念与价值
分级市场协同
02
芯片架构基础
SoC架构概览 · CPU/GPU/NPU/ISP/DSP核心单元 · 片上互联总线(NoC/AXI)
SoC总线单元
03
计算单元详解
CPU实时控制 · GPU并行计算 · NPU神经网络推理加速
CPUGPUNPU
04
存储与数据流
片上存储层次(L1/L2/SRAM) · DDR带宽 · 数据流优化(DMA/双缓冲)
存储DDRDMA
05
硬件抽象层(HAL)设计
HAL作用与分层 · 设备驱动模型 · 寄存器映射与内存管理
HAL驱动内存
06
RTOS与任务调度
FreeRTOS/QNX选型 · 任务优先级 · 中断管理
RTOS调度中断
07
感知算法部署
ISP管线 · YOLO硬件映射 · 模型量化与压缩
ISPYOLO量化
08
传感器融合
多传感器时间同步 · 数据对齐 · 卡尔曼滤波硬件加速
融合同步滤波
09
规划与控制算法
路径规划(A*/RRT)硬件实现 · PID/MPC软硬件划分
路径控制划分
10
通信与接口
CAN/CANFD · 以太网(TSN) · PCIe · MIPI CSI/DSI协议栈
CANTSNMIPI
11
功能安全设计
ISO 26262 · ASIL等级 · 硬件冗余 · Safety Island设计
功能安全ASIL冗余
12
信息安全
HSM硬件安全模块 · 安全启动 · OTA安全 · 加密与密钥管理
HSM安全启动加密
13
功耗管理
DVFS动态调频 · 电源域划分 · 低功耗模式 · 热管理
DVFS低功耗热管理
14
虚拟化技术
Hypervisor选型 · ARM GIC/SMMU · 多操作系统隔离
虚拟化GIC隔离
15
硬件加速器设计
自定义指令集 · RTL设计 · Verilog/VHDL · 仿真验证
RTLVerilog加速器
16
软硬件接口定义
API设计 · 数据结构对齐 · 共享内存 · 门铃(Doorbell)机制
API共享内存Doorbell
17
驱动开发实战
GPIO驱动 · I2C/SPI驱动 · DMA驱动 · 中断服务程序
GPIOI2CDMA
18
BSP与板级支持包
BSP架构 · 设备树(Device Tree) · 启动流程(Bootloader/Kernel)
BSP设备树启动
19
性能分析与优化
Profiling工具(perf/gprof) · 瓶颈定位 · 流水线/内存优化
perf优化流水线
20
调试与验证
JTAG调试 · 逻辑分析仪 · Trace32 · 软硬件协同仿真
JTAGTrace32仿真
21
工具链与IDE
交叉编译链 · DS-5/Vitis配置 · Makefile/CMake构建
工具链IDECMake
22
仿真平台搭建
QEMU系统仿真 · FPGA原型验证 · Virtual Platform技术
QEMUFPGA虚拟平台
23
数据闭环系统
数据采集标注 · 仿真回放 · 影子模式 · OTA数据回传
闭环影子模式OTA
24
车规级认证
AEC-Q100 · 可靠性测试 · EMC/EMI · 温度老化测试
AEC-Q100EMC老化
25
多芯片互联
Chiplet技术 · Die-to-Die接口(UCIe/BoW) · 2.5D/3D封装
ChipletUCIe封装
26
软件定义汽车
SOA架构 · DDS/SOME/IP中间件 · OTA升级框架
SOADDSOTA
27
端到端自动驾驶
BEV感知 · Transformer部署 · 端到端模型硬件优化
BEVTransformer端到端
28
算力评估与选型
TOPS/Watt评估 · 算力需求计算 · 芯片选型方法论
TOPS选型评估
29
项目实战
域控制器设计 · 软硬件协同开发流程 · 敏捷开发与DevOps
域控敏捷DevOps
30
前沿趋势
存算一体 · 光计算 · 量子计算 · RISC-V在智驾中的应用展望
存算一体光计算RISC-V