存储与数据流：芯片的“物流系统”

做智能驾驶芯片，说白了就是在跟数据赛跑。摄像头每秒产生几十GB的数据，雷达、激光雷达也在疯狂输出。这些数据怎么存、怎么搬、怎么喂给计算单元，直接决定了你的芯片能跑多快。

我个人习惯把存储系统比作城市的物流网络。L1/L2缓存就像便利店，随拿随走；SRAM像社区仓库，容量大一点；DDR则是远郊的大型仓储中心。而DMA和双缓冲，就是高效的物流调度系统。

一、片上存储层次：L1/L2/SRAM

先聊聊片上存储。为什么要有这么多层？说白了就是“速度”和“容量”的矛盾。寄存器最快，但贵得要命；DDR便宜，但慢得让人抓狂。

1. L1缓存：最亲密的伙伴

L1缓存直接挂在CPU或NPU核上，访问延迟通常只有1-2个时钟周期。我在项目中遇到过，有些团队为了省面积，把L1做得太小，结果核心经常“饿着肚子”等数据，性能直接腰斩。

• 容量： 通常16KB-64KB per core
• 延迟： 1-2 cycles
• 特点： 极速，但容量有限

2. L2缓存：共享的中转站

L2缓存是多个核心共享的。嗯，这里要注意——共享意味着竞争。如果两个核心同时疯狂读写L2，就会产生冲突。我建议在设计时给L2做bank划分，减少访问冲突。

• 容量： 256KB-2MB
• 延迟： 10-20 cycles
• 特点： 平衡速度与容量

3. SRAM：可编程的“大缓存”

SRAM是片上最大的存储块，通常几MB到几十MB。它不像L1/L2那样由硬件自动管理，而是由软件显式控制。你想想看，这意味着什么？意味着你可以精确控制数据存放的位置和时间。

二、DDR与带宽设计

DDR是片外的“大仓库”。智能驾驶芯片通常用LPDDR5或DDR5，带宽动辄几十GB/s。但带宽够用吗？我告诉你，永远不够。

1. 带宽计算

先算一笔账。一个800万像素的摄像头，30fps，RGB格式：

单帧数据量 = 3840 × 2160 × 3 bytes ≈ 24.8 MB
每秒数据量 = 24.8 MB × 30 fps ≈ 744 MB/s

这还只是一个摄像头。智能驾驶通常有6-12个摄像头，再加上雷达、激光雷达、地图数据……你算算看，带宽需求轻松超过20GB/s。

2. 带宽瓶颈在哪里？

我曾经踩过一个坑：DDR的理论带宽是50GB/s，但实际有效带宽只有30%左右。为什么？因为访问模式不对。随机访问、小粒度读写，都会严重降低有效带宽。

• 连续访问： 有效带宽可达80%以上
• 随机访问： 有效带宽可能不到20%
• 行冲突： 频繁换行会额外增加延迟

三、数据流优化策略：DMA与双缓冲

数据流优化，是智能驾驶芯片设计的“隐藏技能”。很多团队只关注计算单元的性能，却忽略了数据搬运的效率。我见过太多“计算单元在等数据”的悲剧了。

1. DMA：数据搬运工

DMA（直接内存访问）可以在没有CPU干预的情况下，在内存和外设之间搬运数据。它的核心优势是：解放CPU，让CPU专心做计算。

// DMA配置示例（伪代码）
DMA_Config config;
config.src_addr = DDR_ADDR;      // 源地址：DDR
config.dst_addr = SRAM_ADDR;     // 目标地址：片上SRAM
config.size = 1024 * 1024;       // 传输大小：1MB
config.mode = DMA_MODE_BURST;    // 突发传输模式

DMA_Start(&config);              // 启动DMA传输
// CPU可以继续做其他事情，不用等待

2. 双缓冲：流水线艺术

双缓冲是解决“生产-消费”速度不匹配的经典方案。简单说就是：一块缓冲区在计算，另一块在加载数据，交替进行。

我举个例子。在目标检测任务中：

1. Buffer A： 正在被NPU处理（推理）
2. Buffer B： DMA正在加载下一帧数据
3. 切换： NPU处理完A，立刻切换到B，同时DMA开始加载新数据到A

这样做的好处是：计算和加载完全重叠，没有等待时间。我在一个项目中用双缓冲，整体吞吐量提升了60%。

四、知识体系总览

下面这张图，是我梳理的存储与数据流核心逻辑。你可以把它当作设计时的“检查清单”。

五、总结与个人心得

做了这么多年芯片设计，我最大的体会是：存储系统设计，本质上是在做“权衡”。你要在速度、容量、功耗、面积之间找到平衡点。

我个人习惯在设计初期就画好数据流图，标清楚每一级存储的带宽和延迟。然后问自己三个问题：

• 数据从哪里来？到哪里去？
• 中间经过几级存储？每一级会不会成为瓶颈？
• 有没有办法让数据搬运和计算重叠？

这三个问题想清楚了，存储系统的设计基本不会出大问题。嗯，今天就聊到这里。记住：数据流设计好了，芯片就成功了一半。