2. 唤醒芯片架构基础：数字信号处理链、模拟前端（AFE）与数字后端的分工、典型SoC架构
各位同学，咱们今天聊聊唤醒芯片的骨架——架构。说白了，就是搞清楚声音从麦克风进来，到芯片判断出“嘿，小X同学”这中间，到底走了条什么路。
我个人习惯把唤醒芯片看成三个部门：模拟前端（AFE）、数字信号处理链（DSP Chain）和数字后端（控制与接口）。这三个部门各司其职，配合不好，功耗就上去了。
2.1 模拟前端（AFE）：耳朵要好，还不能太费电
AFE是芯片的耳朵。它负责把麦克风捕捉到的微弱声波，转成数字电路能处理的二进制信号。
AFE的核心模块包括：
- 前置放大器（PGA）：把微伏级的麦克风信号放大到伏级。增益一般可调，20dB到60dB不等。
- 抗混叠滤波器（AAF）：一个低通滤波器，防止高频噪声混叠进采样后的信号。我建议截止频率设在采样率的1/2左右。
- 模数转换器（ADC）：把模拟信号变成数字信号。唤醒芯片常用Sigma-Delta ADC，精度高，功耗低。
关键指标：AFE的功耗通常占整个唤醒芯片的30%-50%。你想想看，麦克风一直开着，ADC一直转着，电就这么流走了。
避坑指南：我曾经在一个项目中，AFE的增益设得太高，结果环境噪声一上来，ADC直接饱和，语音全被削波了。后来我学乖了，加了个自动增益控制（AGC），动态调整增益，效果好了很多。
2.2 数字信号处理链：从噪声里捞出你的声音
数字信号处理链是芯片的大脑。它负责把ADC送来的数字流，一步步处理成特征向量，然后交给唤醒引擎去匹配。
典型的处理链长这样：
- 预处理：直流偏移消除、预加重。说白了就是把信号弄干净点。
- 分帧加窗：把连续的声音切成20-30ms的小段，每段加个汉明窗，减少频谱泄露。
- 特征提取：最常用的是MFCC（梅尔频率倒谱系数）或FBank。我习惯用FBank，因为信息损失少，唤醒率更高。
- 唤醒引擎：用DNN或TDNN做二分类——是唤醒词，还是不是。
嗯，这里要注意：处理链的每一步都有功耗。你想想看，每多一个滤波器，每多一层神经网络，功耗就往上跳一跳。
警告：不要为了追求唤醒率，把处理链做得太复杂。我见过一个团队，用了8层DNN，唤醒率是上去了，但芯片待机功耗直接飙到10mW，电池一天都撑不住。得不偿失。
2.3 数字后端：控制与接口
数字后端负责协调整个芯片的工作。它不直接处理音频，但管着电源、时钟、中断和对外通信。
主要模块包括：
- 电源管理单元（PMU）：控制各模块的开关和电压。唤醒芯片的核心低功耗技术就在这里。
- 时钟管理：提供不同频率的时钟。处理链跑得慢，时钟就低；唤醒后需要高速处理，时钟就提上去。
- 中断控制器：当唤醒引擎检测到唤醒词，就触发中断，把主控芯片叫醒。
- 接口（I2C/SPI/UART）：跟主控芯片通信，把唤醒结果传出去。
核心思想：数字后端要做的，就是让AFE和处理链在不需要的时候“睡觉”，需要的时候“秒醒”。
2.4 典型SoC架构
把上面三个部门拼在一起，就是一个典型的唤醒芯片SoC架构。我画了张图，你一看就明白。
这张图展示了数据流和电源管理的关系。你看，AFE把模拟信号转成数字流，送到DSP处理链，处理完的结果交给后端，后端再通过中断告诉主控芯片：“嘿，有人叫你了！”
同时，PMU通过电源管理总线，控制每个模块的供电和时钟。没声音的时候，AFE和DSP可以进入低功耗模式，只留一个简单的VAD（语音活动检测）模块监听环境。
核心要点：唤醒芯片的架构设计，本质上是在唤醒率和功耗之间找平衡。AFE要灵敏，但不能太耗电；DSP要算得快，但不能太复杂；后端要能秒醒，但不能频繁误触发。
我的经验：我建议你在设计初期，先定好功耗预算。比如目标待机功耗是1mW，那AFE分300μW，DSP分500μW，后端分200μW。然后每个模块按预算去设计，这样才不会到最后发现功耗超了，又要推倒重来。
好了，这一章的内容就到这里。记住这个架构，后面讲低功耗技术的时候，你会反复用到它。