01
信号完整性概述
什么是信号完整性？为什么在终端芯片设计中如此重要？三大根源：反射、串扰、电源噪声。
基础核心概念
02
传输线理论入门
传输线基本概念、特性阻抗、传播延迟、反射系数与终端匹配。
传输线阻抗
03
反射与端接技术
反射机理、过冲/下冲、串联/并联/AC/戴维南端接。
端接反射
04
串扰分析
容性/感性串扰、近端/远端串扰、减小方法：间距、屏蔽、层叠。
串扰耦合
05
电源完整性基础
目标阻抗、去耦电容网络、PDN设计、同步开关噪声(SSN)。
PDNSSN
06
时序与信号完整性
建立/保持时间、时序裕量、抖动与眼图、码间干扰(ISI)。
时序眼图
07
IBIS模型与SPICE模型
IBIS结构、IBIS vs SPICE、模型获取验证、仿真精度对比。
建模仿真
08
S参数与频域分析
S参数定义、回波/插入损耗、差分S参数、频域到时域转换。
S参数频域
09
高速数字设计拓扑结构
点对点、菊花链、Fly-by、T型、星型拓扑。
拓扑布线
10
差分信号设计
差分阻抗、共模抑制、差分对布线、skew与长度匹配。
差分阻抗
11
PCB层叠与阻抗控制
层叠结构、参考平面、阻抗计算、介质材料选择。
层叠阻抗
12
过孔设计与优化
过孔寄生参数、残桩、背钻技术、建模与仿真。
过孔背钻
13
时钟信号完整性
时钟抖动分类、分配网络、时钟树综合、时钟屏蔽。
时钟抖动
14
DDR接口信号完整性
DDR拓扑演进、写/读平衡、Vref设计、DQ/DQS时序。
DDR存储器
15
高速串行接口 SerDes
预加重/均衡、CTLE、DFE、PLL抖动、通道损耗预算。
SerDes均衡
16
信号完整性仿真流程
前/后仿真、仿真工具链、激励设置、结果分析。
仿真流程
17
时域反射计 TDR 原理与应用
TDR测量原理、阻抗不连续定位、仿真与实测对比。
TDR测量
18
眼图分析
眼图生成原理、参数(眼高/宽/抖动)、模板测试。
眼图质量
19
抖动分析
随机/确定性抖动、抖动分离、TIE抖动、抖动预算。
抖动统计
20
电磁兼容 EMC 与信号完整性
EMI来源、辐射/传导、屏蔽/滤波、SI与EMC协同设计。
EMC屏蔽
21
芯片封装对信号完整性的影响
封装寄生参数、BGA/QFN、基板设计、芯片-封装协同仿真。
封装协同
22
3D电磁仿真
HFSS/CST基础、全波vs准静态、边界条件、网格划分。
3D电磁
23
信号完整性测试与验证
示波器、网络分析仪、TDR/TDT、一致性测试。
测试验证
24
DDR5与LPDDR5新挑战
数据速率提升、VDDQ降低、DFE在DDR中的应用、训练序列。
DDR5LPDDR5
25
PCIe 5.0/6.0 信号完整性
PAM4调制、FLR/L0p状态、通道损耗与EQ、参考时钟要求。
PCIePAM4
26
USB4与Thunderbolt
USB4架构、Type-C连接器SI、retimer/redriver、合规性测试。
USB4Type-C
27
MIPI接口信号完整性
D-PHY/C-PHY、LP/HS模式、skew要求、ESD保护影响。
MIPI移动
28
AI芯片中的信号完整性挑战
高带宽内存(HBM)、Die-to-Die接口、UCIe标准、先进封装SI。
AIHBM
29
信号完整性设计规则与检查
设计规则制定、DRC检查、SI-aware布局布线、签核标准。
规则签核
30
案例分析与实战
手机SoC SI设计、服务器主板SI调试、常见故障排查与修复。
实战案例