4、串扰分析：容性串扰与感性串扰、近端串扰与远端串扰、串扰的减小方法
串扰，说白了就是一根线上的信号，干扰到了旁边的线。我在刚入行那会儿，总觉得只要线没短路，信号就能各走各的。结果有一次调试一个DDR接口，眼图死活睁不开，查了三天才发现是相邻数据线之间的串扰在作祟。从那以后，我对串扰再也不敢掉以轻心。
这一节，我们就来把串扰的底细摸清楚。我会从物理机理讲起，再聊近端远端怎么区分，最后给出我这些年总结的实用对策。
4.1 容性串扰与感性串扰
串扰的根源，其实就两个：电场耦合和磁场耦合。你想想看，两根走线靠在一起，它们之间必然存在寄生电容和互感。
- 容性串扰：由寄生电容引起。攻击线上的电压变化，通过电容耦合到受害线上，产生一个电流尖峰。这个尖峰的方向，取决于电压变化的极性。
- 感性串扰：由互感引起。攻击线上的电流变化，在受害线上感应出一个电压。这个电压的方向，取决于电流变化的方向。
我个人的习惯是，先判断哪一个是主导。一般来说，在微带线（表层走线）中，容性串扰占大头；在带状线（内层走线）中，感性串扰会更明显。为什么？因为表层走线的电场线有一半暴露在空气中，耦合更强；而内层走线被上下参考平面包裹，磁场耦合更容易起作用。
关键点：容性串扰产生的是电流噪声，感性串扰产生的是电压噪声。两者叠加，就是我们在受害线上测到的总串扰。
4.2 近端串扰与远端串扰
这个区分，很多初学者容易搞混。我简单说一下：
- 近端串扰（NEXT）：在攻击信号的发射端测量。噪声脉冲的宽度等于信号的上升时间，幅度相对稳定。
- 远端串扰（FEXT）：在攻击信号的接收端测量。噪声脉冲的宽度等于信号的上升时间，但幅度会随着耦合长度增加而增大。
为什么会这样？嗯，这里要注意一个关键点：近端串扰是反向耦合波，远端串扰是同向耦合波。反向波在传输过程中不断叠加，但受限于上升时间；同向波则与信号同步前进，一路走一路积累能量。
我记得有一次做一款SerDes芯片，远端串扰把接收端的眼高压掉了近30%。排查下来，是因为两条高速差分线在PCB上平行走了3英寸，没有做任何隔离。这就是典型的远端串扰累积效应。
我的经验：在高速设计中，远端串扰往往比近端串扰更致命。因为近端串扰可以通过端接匹配来吸收，而远端串扰直接叠加在信号上，很难滤除。
4.3 串扰的减小方法
讲完了原理，咱们来点干货。串扰怎么压下去？我总结了三个方向：间距、屏蔽、层叠。这三板斧用好了，大部分串扰问题都能解决。
4.3.1 增大间距
这是最直接的方法。串扰的幅度与线间距的平方成反比。也就是说，间距翻一倍，串扰能降四倍。
我一般遵循3W原则：线间距至少是线宽的3倍。如果空间允许，做到5W甚至10W更好。当然，芯片内部走线密度高，3W有时候都奢侈。这时候就要靠下面两招了。
4.3.2 加屏蔽线
在两条敏感信号之间插入一条地线，能有效切断电场耦合。屏蔽线最好是每隔一段距离就打一个地孔，否则它自己会变成一个浮空的寄生天线。
我曾经在一个项目中，把两条时钟线之间的间距从2W加到4W，串扰只降了不到20%。后来加了一条地线，串扰直接掉了60%。你想想看，屏蔽的效果有多明显。
注意：屏蔽线必须两端接地，且地孔间距要小于信号上升沿长度的十分之一。否则，屏蔽线反而会引入额外的谐振。
4.3.3 优化层叠结构
层叠设计对串扰的影响，很多人容易忽略。我个人的建议是：
- 高速信号层尽量靠近参考平面。这样磁场被束缚在平面之间，串扰自然小。
- 相邻信号层尽量正交走线。如果做不到正交，那就错开走，不要让两条线平行重叠。
- 关键信号走内层（带状线），利用上下平面的屏蔽作用。
下面这张图，是我总结的串扰分析方法与对策框架，你可以对照着看：
4.4 实战中的避坑指南
最后，我分享几个自己踩过的坑，希望能帮你少走弯路：
- 不要迷信仿真：仿真模型再准，也模拟不了所有工艺偏差。我建议仿真结果留出至少20%的裕量。
- 注意回流路径：串扰不只是线之间的耦合，还有共阻抗耦合。如果回流路径不连续，地弹噪声会加剧串扰。
- 差分对内的串扰：差分线之间也有串扰，但因为是共模噪声，可以被差分接收器抑制。不过，如果差分对内的两根线长度不匹配，共模转差模的串扰就会冒出来。
一个小技巧：在芯片内部，如果两条关键信号必须长距离平行走线，我习惯在它们之间插入一条浮空地线（floating guard trace），然后每隔100μm打一个地孔。这样既节省了面积，又有效抑制了串扰。
好了，串扰这部分就聊到这儿。记住一句话：串扰的本质是耦合，耦合的强弱取决于距离和介质。你只要把这两点控制好，串扰就不会成为你的噩梦。