第4章辐射效应基础

4. 辐射效应基础：总剂量效应(TID)详解

各位工程师朋友，咱们今天聊聊总剂量效应。我入行那会儿，第一次接触TID，觉得不就是个累积效应嘛，没啥大不了的。后来吃了亏才明白——这玩意儿，是芯片在辐射环境下的“慢性病”，不疼不痒，但真要命。

总剂量效应，说白了就是电离辐射在氧化物中慢慢积累电荷，导致器件参数逐渐退化。你想想看，卫星在轨道上飞十年，受到的辐射总剂量可能高达几十甚至上百krad(Si)。这期间，芯片内部一直在发生着微妙的变化。

核心要点：TID效应主要影响MOS器件的三个关键参数——阈值电压、漏电流、时序。这三个参数退化，直接决定芯片还能不能正常工作。

阈值电压漂移，是TID效应最直观的表现。为什么会这样？辐射在栅氧化层中产生电子-空穴对，电子跑得快，很快被扫走；空穴移动慢，就被陷阱俘获了。这些 trapped 的空穴带正电，相当于给栅极加了个额外的正电压。

对于NMOS管，这会导致阈值电压向负方向漂移。我做过一个项目，某款国产运放，在总剂量达到30krad时，阈值电压漂了将近200mV。你想想，一个原本设计在0.7V开启的管子，现在0.5V就开了，这电路还能正常工作吗？

我的经验：阈值电压漂移不是线性的。在低剂量率下，漂移更严重——这叫“低剂量率增强效应”(ELDRS)。我曾经在测试中踩过这个坑，用高剂量率加速测试，结果低估了实际退化量。

阈值电压漂移的典型公式可以表示为：

ΔVth ≈ (q * ΔNot) / Cox

其中ΔNot是氧化物陷阱电荷的变化量，Cox是单位面积栅电容。这个公式虽然简单，但实际工程中，我们更依赖经验模型和实测数据。

漏电流增加，是TID效应的第二个“杀手”。这里要分两种情况讨论：

栅漏电流：辐射在栅氧化层中产生陷阱辅助隧穿路径，导致栅极漏电增大。我记得有个案例，某款FPGA在总剂量达到50krad后，静态功耗增加了3倍，查了半天，就是栅漏电流惹的祸。
源漏漏电流：更常见，也更麻烦。辐射在STI（浅槽隔离）或LOCOS（局部氧化）中积累电荷，会在场区下方形成寄生沟道，导致源漏之间漏电。

这里有个避坑指南：NMOS的漏电流增加通常比PMOS严重得多。为什么？因为PMOS的空穴陷阱在栅氧化层中，而NMOS的电子陷阱在STI中更容易积累。我曾在某款ADC芯片上吃过这个亏——NMOS阵列的漏电流导致整个参考电压网络偏移，精度直接崩了。

注意：漏电流增加不是均匀的。芯片内部不同区域的漏电可能相差几个数量级。设计时一定要留足余量，我一般建议至少留50%的静态功耗裕度。

时序退化，是TID效应的“终极考验”。阈值电压漂移和漏电流增加，最终都会反映在时序上。具体来说：

传播延迟增加：阈值电压漂移导致驱动电流下降，门延迟变大。我测过一款反相器链，在100krad总剂量下，延迟增加了约15%。
建立/保持时间变化：这个更隐蔽。不同路径的退化程度不同，可能导致时序裕度失衡。我曾经遇到一个案例，某款DSP芯片在辐射测试中功能正常，但时序分析显示建立时间裕度从200ps降到了50ps——这已经非常危险了。
时钟歪斜恶化：时钟树上的缓冲器退化不一致，导致时钟到达时间偏差增大。这个在高速设计中尤其致命。

时序退化的工程评估，我建议用这个方法：

# 时序退化评估流程
1. 提取辐射前后的SPICE模型参数
2. 对关键路径进行蒙特卡洛仿真
3. 统计最差情况下的时序裕度
4. 与设计规范对比，确认是否满足要求

嗯，这里要注意：仿真模型一定要用辐射后的参数，别偷懒用默认模型。我见过有人直接用foundry提供的典型模型做辐射仿真，结果流片回来一测，时序全崩了。

为了让大家更直观地理解TID效应的核心逻辑，我画了张图：

这张图把TID效应的逻辑链条串起来了。从辐射入射，到物理机制，再到三个主要参数退化，最后到工程影响。我个人习惯在做抗辐照设计时，先把这个链条走一遍，看看哪个环节最薄弱。

最后，给各位几个实战建议：

我的一个小技巧：在做TID仿真时，我会把阈值电压漂移和漏电流增加作为两个独立变量，分别扫描最差情况。这样能更快找到设计的薄弱点。

好了，关于总剂量效应的核心内容就这些。记住，TID效应是累积的、渐进的，但后果可能是灾难性的。设计时多留一份心，测试时多花一份力，流片回来才能少一份焦虑。

公众号:蓝海资料掘金营，微信deep3321