第3章单粒子效应（SEE）分类

3. 单粒子效应（SEE）分类

各位工程师朋友，咱们今天聊聊单粒子效应。说实话，这玩意儿是抗辐照芯片设计里最让人头疼的问题之一。我做了十几年失效分析，见过太多芯片在太空里莫名其妙就挂了，追根溯源，十有八九都是单粒子效应惹的祸。

单粒子效应，说白了就是一个高能粒子打进了芯片内部，然后引发了一连串的连锁反应。这个粒子可能是质子、中子、α粒子，也可能是重离子。你想想看，一个微小的粒子，能量却大得惊人，足以让芯片里的电路瞬间乱套。

根据失效机理的不同，单粒子效应主要分为四类：单粒子翻转、单粒子闩锁、单粒子烧毁和单粒子栅穿。下面我一个一个讲。

单粒子翻转，简称SEU，是单粒子效应里最常见的一种。它属于软错误，也就是说，芯片不会永久损坏，但数据会出错。

为什么会发生SEU？当一个高能粒子穿过半导体材料时，会沿着路径产生大量电子-空穴对。如果这个路径恰好经过存储单元的敏感节点，比如SRAM的存储节点或者寄存器的锁存节点，积累的电荷就可能改变节点的逻辑状态。

举个例子，一个SRAM单元原本存的是"1"，粒子打过来之后，电荷一积累，节点电压被拉低，结果"1"就变成了"0"。这就是单粒子翻转。

关键点：SEU是软错误，系统可以通过纠错码（ECC）、三模冗余（TMR）等技术来恢复。但如果不做防护，累积的SEU可能导致系统崩溃。

我记得有一次做卫星载荷的芯片测试，在重离子辐照下，SRAM的SEU截面比预期大了将近一个数量级。后来一查，发现是版图布局时敏感节点间距太小，电荷共享效应加剧了翻转概率。从那以后，我在设计SRAM时都会特别注意节点间距和阱接触的密度。

单粒子闩锁，简称SEL，这个就比较麻烦了。它属于硬错误，如果不及时处理，芯片可能会烧掉。

SEL的机理是这样的：CMOS工艺中天然存在寄生PNPN结构，也就是所谓的可控硅结构。正常情况下，这个结构是关断的。但当一个高能粒子打过来，产生的电流可能触发这个寄生结构导通，形成低阻抗大电流通路。

一旦闩锁发生，电流会急剧增大，可能达到正常工作的几十倍甚至上百倍。如果不及时断电，芯片很快就会过热烧毁。

警告：SEL一旦发生，必须通过断电来恢复。仅仅复位是不够的，因为寄生PNPN结构一旦导通，会一直保持这个状态，直到电源被切断。

我曾经处理过一个案例，某款宇航级FPGA在轨运行时频繁出现异常电流尖峰。地面复现实验确认是SEL。后来我们在设计中加入了限流电阻和过流检测电路，一旦检测到异常大电流，立即自动断电再上电，这才解决了问题。

预防SEL的方法主要有：

单粒子烧毁，简称SEB，主要发生在功率MOSFET和双极型晶体管中。它也是硬错误，一旦发生，器件基本就报废了。

SEB的机理是：高能粒子在器件内部产生大量载流子，这些载流子可能触发寄生的双极型晶体管导通。在高压偏置下，这个寄生BJT一旦导通，就会形成正反馈，电流越来越大，最终导致二次击穿和热烧毁。

你想想看，一个功率MOSFET正常工作电流可能只有几安培，但SEB发生时，局部电流密度可能达到几百安培每平方厘米，温度瞬间升到硅的熔点以上。结果就是器件烧出一个洞来。

避坑指南：我曾经在评估一款VDMOS器件时，发现它的SEB阈值电压远低于数据手册标称值。后来仔细分析，发现是测试时漏极偏置电压的上升速率太快，导致寄生BJT更容易被触发。所以，SEB测试时一定要控制好电压上升速率，否则测出来的阈值会偏保守。

预防SEB的主要手段：

单粒子栅穿，简称SEGR，主要发生在MOSFET的栅氧化层。它同样是硬错误，一旦发生，栅氧化层就被永久击穿了。

SEGR的机理是：高能粒子穿过栅氧化层时，会产生一条高导电性的等离子体通道。如果此时栅极和衬底之间存在较高的电压差，这个通道就会形成大电流，瞬间击穿栅氧化层。

栅氧化层一旦被击穿，栅极和沟道之间就短路了，这个MOSFET也就废了。而且，栅穿往往是灾难性的，可能会连带损坏周围的电路。

为什么栅氧化层这么脆弱？说白了，现在的先进工艺栅氧化层只有几个纳米厚，一个高能粒子打过来，就像一颗子弹打穿一张纸一样容易。

关键数据：SEGR的阈值电压与栅氧化层厚度密切相关。一般来说，栅氧化层越薄，SEGR阈值电压越低。对于10nm左右的栅氧，SEGR阈值电压大约在5-8V之间。

预防SEGR的方法：

好了，四种单粒子效应就讲到这里。每种效应的机理不同，防护手段也不同。实际项目中，我们需要根据芯片的应用场景和工艺特点，有针对性地进行加固设计。嗯，这些内容在后续章节中会进一步展开。

个人经验：我建议大家在设计初期就把SEE防护考虑进去，不要等到流片回来发现问题再补救。我在一个项目中吃过亏，芯片流片回来才发现SEL问题严重，结果只能重新设计，浪费了半年时间和上百万的流片费用。

公众号:蓝海资料掘金营，微信deep3321