4、抗辐照工艺技术：SOI、体硅与RHBD

各位同学，咱们今天聊聊抗辐照芯片的工艺技术。说实话，这块内容是我个人觉得最“硬核”的部分。你想想看，一颗芯片要在太空或者核环境里活下来，光靠设计技巧是不够的，底层的工艺技术才是真正的“地基”。

我刚开始接触抗辐照芯片时，总觉得只要把版图画得结实点就行了。后来在项目中吃过亏——一颗芯片在辐照测试中莫名其妙地挂了，查了三个月才发现是工艺衬底的问题。从那以后，我对工艺技术的敬畏心就上来了。

4.1 绝缘体上硅（SOI）技术

SOI技术，说白了就是在硅晶体管下面埋一层绝缘体（通常是二氧化硅）。这层绝缘体就像给芯片穿了一件“防弹衣”。

为什么SOI能抗辐照？

辐照粒子打到芯片上，会在衬底里产生大量电子-空穴对。在普通体硅工艺中，这些电荷会到处乱跑，导致电路逻辑翻转。但SOI工艺呢？那层绝缘体把晶体管和衬底隔开了，电荷根本过不来。

我个人习惯把SOI分为两类：

• 部分耗尽SOI（PD-SOI）：硅膜较厚，工艺成熟，成本相对低。我在一些低轨卫星项目中用过，效果不错。
• 全耗尽SOI（FD-SOI）：硅膜极薄，抗辐照性能更好，但工艺难度大。我记得有个客户要求单粒子翻转率低于10⁻¹⁰，最后只能上FD-SOI。

4.2 深亚微米与体硅工艺的抗辐照考量

你可能会问：“既然SOI这么好，为什么还要用体硅？”嗯，原因很简单——成本。体硅工艺便宜，而且成熟。在深亚微米（比如65nm、28nm）节点，体硅工艺其实也有不少抗辐照的“绝活”。

体硅工艺的辐照弱点：

• 单粒子闩锁（SEL）风险高——这是体硅的“老毛病”
• 总剂量效应（TID）会导致阈值电压漂移
• 电荷共享效应在先进节点更严重

怎么补救？我总结了几条实战经验：

1. 使用保护环（Guard Ring）：在NMOS和PMOS之间加一圈P+或N+环，把电荷“吸走”。我习惯在关键电路周围加双层保护环。
2. 增加沟道长度：稍微拉长晶体管的沟道，能有效抑制短沟道效应带来的辐照敏感度。
3. 采用环形栅（Enclosed Layout）：这个技巧对总剂量效应特别有效。NMOS用环形栅，漏电流能降低一个数量级。

4.3 特殊抗辐照工艺：RHBD

RHBD（Rad-Hard by Design），翻译过来就是“通过设计实现抗辐照”。这其实是一种“软硬结合”的思路——不依赖特殊工艺，而是通过巧妙的电路和版图设计来抵抗辐照。

RHBD的核心思想：用设计技巧弥补工艺的不足。说白了，就是“工艺不够，设计来凑”。

我常用的RHBD技术包括：

• DICE（双互锁存储单元）：一种抗SEU的存储单元结构，用4个晶体管组成一个“锁扣”，单粒子打中一个节点不会翻转。
• 时间冗余（Time Redundancy）：对关键信号做延迟采样，避开辐照产生的瞬态脉冲。
• 版图隔离（Layout Isolation）：敏感节点之间拉开距离，减少电荷共享。

4.4 三种工艺的对比与选择

为了让你看得更清楚，我整理了一张对比表：

特性	SOI	体硅+RHBD	纯体硅（无加固）
抗SEU能力	高	中-高	低
抗SEL能力	极高	中	低
抗TID能力	高	中-高	低
成本	高	中	低
设计复杂度	中	高	低
适用场景	高可靠航天、核环境	中低轨卫星、工业	消费电子

怎么选？我个人建议：

• 如果预算充足、可靠性要求极高（比如深空探测器），直接上SOI。
• 如果成本敏感、但又有一定抗辐照需求（比如商业卫星），体硅+RHBD是性价比之选。
• 千万别想着“裸奔”——纯体硅不加任何加固，在太空里活不过三天。

4.5 知识体系总览

下面这张图是我画的，把本章的核心逻辑串起来了。你一看就明白：

这张图把SOI、体硅、RHBD三者的关系讲清楚了。你注意看底部的选择策略——没有绝对的好坏，只有适不适合。

---

公众号:蓝海资料掘金营，微信deep3321